FAN3223 / FAN3224 / FAN3225 - 双4A高速，低侧栅极驱动器
真值表逻辑运算
该FAN3225真值表表示运行状态
使用双输入配置。在一个非反相
驱动程序配置，在 - 脚应该是一个逻辑低电平
信号。如果IN-引脚连接到逻辑高电平时，一个禁止
功能被实现，该驱动器的输出保持低电平
不管IN +引脚的状态。
IN +
0
0
1
1
IN-
0
1
0
1
OUT
0
0
1
0
工作波形
在上电时，驱动器的输出保持低电平，直到
V
DD
电压达到导通阈值。该
在输出脉冲的幅度与V上升
DD
直到
稳态V
DD
被达到。非反相
在图52所示的运行表明，该输出
保持低电平，直到UVLO门限达到，则
的输出是同相输入端。
在图50中，非反相驱动器的配置的
IN-引脚连接到地，该输入信号（PWM）是
适用于+引脚。的IN-引脚可以连接到逻辑
高到禁止驱动器和输出保持低电平，
不管IN +引脚的状态。
图52.非反相初创波形
对图51的反相结构，启动
波形示于图53。 IN +绑
VDD和输入信号施加到IN-时，OUT
脉冲反转相对于所述输入端。在上电
起来，反向输出保持低电平，直到V
DD
电压达到导通阈值，那么它遵循
输入与倒相。
图50.双输入驱动器启用，
非反相CON组fi guration
在图51中的反相驱动器的应用程序，对IN +
引脚连接到高电平。拉IN +引脚连接到GND强制
输出低电平，无论IN-引脚的状态。
图51.双输入驱动器启用，
反相CON组fi guration
图53.反相初创波形
2007仙童半导体公司
FAN3223 / FAN3224 / FAN3225 版本1.0.6
www.fairchildsemi.com
19
