FAN3223 / FAN3224 / FAN3225 - 双4A高速，低侧栅极驱动器
应用信息
输入阈值
在FAN322x驱动器系列中的每个成员由
两个相同的信道可以单独使用
在额定电流或并联连接的一倍
目前的个人能力。在FAN3223和
FAN3224 ，通道A和B可以启用或禁用
独立地使用或ENA ENB分别。恩
引脚具有TTL阈值部分与CMOS两种或
TTL输入阈值。如果ENA和ENB不
连接一个内部上拉电阻使驾驶员
通道默认。 ENA和ENB有TTL阈值
零件与TTL或CMOS INx的阈值。如果
通道A和通道B的输入和输出
并联连接，以增加驱动电流
容量， ENA和ENB应连接，并
带动起来。
该FAN322x家庭提供了TTL或版本
CMOS输入阈值。在FAN322xT ，输入
阈值符合行业标准的TTL逻辑阈值
独立的V
DD
电压，并有一个
大约0.4V滞后电压。这些级别
允许输入可以来自一系列输入逻辑的驱动
为此电压超过2V被认为是信号电平
逻辑高电平。为TTL输入驱动信号应
有快速的上升沿和下降沿与一个压摆率
6V / μs或更快，所以从0上升时为3.3V应
550ns或更小。降低转换速率，电路噪声
可能会导致驱动器输入电压超过
滞后电压和重新触发驱动器的输入，引起
工作不稳定。
在FAN322xC ，逻辑输入阈值
依赖于在V
DD
级和，V字形
DD
为12V ，则
逻辑上升沿阈值V约55 ％
DD
和输入下降沿阈约为
Ⅴ的38％
DD
。该CMOS输入配置提供
第V约17 ％的滞后电压
DD
。该
CMOS输入，可与相对缓慢的边缘被使用
（接近直流） ，如果良好的去耦和旁路
技术在系统设计中，以被并入
防止噪音违反输入电压滞后
窗口。这使得通过设置精确的时间间隔
拟合的控制信号和之间的RC电路
IN引脚的驱动程序。缓慢的上升沿在IN
驾驶员的脚引入的延迟
控制信号和所述驱动器的输出管脚。
MillerDrive 栅极驱动技术
FAN322x栅极驱动器纳入MillerDrive
如图47所示为输出级架构，一个
双极MOS管组合装置提供大
电流在很宽范围的电源电压和
的温度变化。双极型器件扛
当前的散装之间1/3至2/3 OUT波动
V
DD
与MOS器件拉输出到HIGH或
低轨道。
该MillerDrive 结构的目的是为了
通过提供在高电流加速切换
米勒平坦区时的栅极 - 漏极电容
MOSFET被充电或放电的的一部分
的接通/关断过程。
对于有在零电压开关应用
MOSFET的导通和关断的时间间隔，司机
供应高峰值电流的快速切换，即使
虽然米勒平台不存在。这种情况
常发生在同步整流器应用
由于体二极管通常在进行前
MOSFET的接通。
输出引脚的压摆率是由V确定
DD
电压
和输出上的负载。这不是用户可调的，但
串联电阻可以加入，如果一个较慢的上升或下降时间
在MOSFET的栅极是必要的。
V
DD
输入
舞台
V
OUT
图47. MillerDrive 输出架构
欠压锁定
该FAN322x启动逻辑优化驱动
接地参考的N沟道MOSFET与一个不足
电压锁定（UVLO）功能，以确保在IC
以有序的方式启动。当V
DD
呈上升趋势，但
低于3.9V操作层面上，这个电路保持
输出低电平，而不管输入引脚的状态。
该部分是活性后，电源电压必须下降
该部分之前0.2V关闭。这种滞后帮助
防止颤振时低V
DD
电源电压有
从电源开关噪声。这种配置是不
适用于驱动高侧P沟道MOSFET
因为驱动器的低输出电压将变成
P沟道MOSFET的导结合V
DD
下面3.9V 。
静态电源电流
在我
DD
（静态）的典型性能特征
（图12 - 图14和图19 - 图21） ，
该
曲线与生产的所有输入/启用浮动（ OUT
低） ，并且指示该最低静态我
DD
电流为
测试配置。对于其他国家，额外电流
流经上输入的100kΩ的电阻器和
在每一部分的框图所示的输出
（见
错误！未找到引用源。
- 图7）。
In
这些情况下，实际的静态I
DD
电流的值
从曲线加上这个附加电流获得。
2007仙童半导体公司
FAN3223 / FAN3224 / FAN3225 版本1.0.6
www.fairchildsemi.com
17
