恩智浦半导体
DAC1408D650
DAC1408D ;高达650 Msps的; 2 × ， 4 ×或8 ×插值与JESD204A
10.2.6框架组件
DAC1408D650仅支持/ F / = 1，这意味着每帧时钟周期进行
每泳道1字节。框架组件结合lane_0的字节与六个MSB位
lane_1和重组原始的14位样本。同样是为lane_2完成和
lane_3 。尾比特将被丢弃。
该框架汇编器还可以处理以前引发错误。
如果争先恐后启用：
如果nit_err （未在表错误）或kout_unexp （意想不到的控制字符）发生在
lane_0和/或lane_1 ，前14位采样被重复两次，我（ lane_0 ，
lane_1 ） 。同样是做了Q（ lane_2 ， lane_3 ） 。
如果禁用加扰：
如果nit_err （未在表错误）或kout_unexp （意想不到的控制字符）发生在
lane_0和/或lane_1 ，前14位样本将被重复一次我（ lane_0 ，
lane_1 ） 。同样是做了Q（ lane_2 ， lane_3 ） 。
DAC1408D650
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年8月11日
21 98
