恩智浦半导体
DAC1408D650
DAC1408D ;高达650 Msps的; 2 × ， 4 ×或8 ×插值与JESD204A
10.2.5.4
所有从机模式
外部参考由JESD204A发射机提供。所有DAC配置
在从模式下。
MDS_OUT
REF_A
Jesd204A
TX
COMP
mds_in
I
DIG
卜FF器
Q
SLAVE
DAC 0
CLK
MGMT
SYNC_0
DAC_0
MDS_OUT
REF_A
COMP
mds_in
I
DIG
卜FF器
Q
SLAVE
DAC 1
/A/
插入
SYNC_1
CLK
MGMT
DAC_1
MDS_OUT
REF_A
COMP
mds_in
I
DIG
卜FF器
Q
SLAVE
DAC 2
CLK
MGMT
SYNC_2
dT
MDS
DAC_2
时钟
分配
REF_CLOCK
001aal069
图12.所有从机模式
现在MDS的信号被驱动为从发射机。这是在该月底产生
interlane调整阶段（详见JESD204A标准）。
该发射器还必须补偿DAC的延迟。虽然该DAC具有一个
内部采样延迟线，就无法处理大的延迟。
在这种模式下，印刷电路板布局也很重要。下面延迟等式：
ΔT < ΔT
MDS
＆ LT ;
TDAC
–
δt
，其中，
δt
是时钟偏差接近被认为DAC引脚。
DAC1408D650
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年8月11日
20 98
