恩智浦半导体
DAC1408D650
DAC1408D ;高达650 Msps的; 2 × ， 4 ×或8 ×插值与JESD204A
10.2.5.3
主/从模式
外部参考由一个DAC （主DAC） ，其具有被设置
构成为能够做到这一点。其他设置为从盘。
MDS_OUT
REF_A
COMP
mds_in
I
DIG
卜FF器
Q
主
DAC 0
CLK
MGMT
SYNC_0
DAC_0
MDS_OUT
REF_A
COMP
mds_in
I
DIG
卜FF器
Q
SLAVE
DAC 1
TX
SYNC_1
CLK
MGMT
DAC_1
MDS_OUT
REF_A
COMP
mds_in
I
DIG
卜FF器
Q
SLAVE
DAC 2
CLK
MGMT
SYNC_2
DAC_2
时钟
分配
REF_CLOCK
001aal070
图9 。
DAC1408D650
主从模式
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2010保留所有权利。
初步数据表
版本02 - 2010年8月11日
17 98
