R
QPro的Virtex -II 1.5V FPGA平台
架构
的Virtex -II阵列概述
Virtex-II器件都具有用户可编程门阵列
各种配置元素。在Virtex - II架构
对于高密度和高性能的逻辑最优化
设计。如图
图1中，
可编程设备是
包括输入/输出模块（IOB ）和内部的
可配置逻辑块（ CLB）是。
可编程I / O模块提供的接口
封装引脚和内部可配置逻辑。最
流行和前沿的I / O标准支持
可编程IOB的。
内部可配置逻辑电路包括四个主要元件
组织中的规则阵列：
可配置逻辑块（CLB ）提供的功能
对于组合和同步逻辑单元，
包括基本的存储元件。 BUFTs （ 3态
缓冲区），每个CLB元件驱动相关
专用分割的水平布线资源。
块状SelectRAM内存模块提供大
的双端口RAM 18千比特的存储元件。
乘法器模块的18位x 18位乘法器专用。
DCM （数字时钟管理器）模块提供自
校准，用于时钟分配全数字化解决方案
延迟补偿，时钟乘法和除法，
粗粒度和细粒度时钟相移。
新一代可编程布线资源被称为
主动互连技术互连所有这些
元素。一般的路由矩阵（ GRM）是阵列
路由交换机。每个可编程元件被连接到一个
切换矩阵，从而允许多个连接到一般
路由矩阵。总体可编程互连
分层的，旨在支持高速设计。
所有可编程元件，包括路由
资源，被存储在静态存储器中的值控制
细胞。这些值时，在存储器单元加载
配置，可重新加载修改功能
的可编程元件。
DCM
DCM
IOB
X -参考目标 - 图1
全局时钟多路复用器
可配置逻辑
可编程I / O
CLB
块状SelectRAM
倍增器
DS031_28_100900
图1：
的Virtex -II体系结构概述
DS122 （ V2.0 ） 2007年12月21日
产品speci fi cation
www.xilinx.com
3
