位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第813页 > MPC8535AVTAQG > MPC8535AVTAQG PDF资料 > MPC8535AVTAQG PDF资料1第25页
电源排序
2.1.3
输出驱动器特性
表4.输出驱动能力
驱动程序类型
可编程
输出阻抗
(Ω)
25
35
45(default)
45(default)
125
供应
电压
BV
DD
= 3.3 V
BV
DD
= 2.5 V
BV
DD
= 3.3 V
BV
DD
= 2.5 V
BV
DD
= 1.8 V
OV
DD
= 3.3 V
GV
DD
= 1.8 V
GV
DD
= 1.5 V
LV
DD
= 2.5/3.3 V
OV
DD
= 3.3 V
OV
DD
= 3.3 V
2
笔记
1
表3
提供了输出驱动强度的特性的信息。该值是初步估计。
本地总线接口公用事业信号
PCI信号
25
42 （默认）
DDR2信号
DDR3的信号
台湾证券交易所信号
DUART ，系统控制， JTAG
I
2
C
16
32 （半强度模式）
20
40 （半强度模式）
42
42
150
3
2
—
—
—
注意事项：
1.本地总线接口的驱动力是由相应的位在PORIMPSCR的配置决定。
2. PCI接口的驱动力是通过在复位PCI1_GNT1信号的设置决定。
3.在半强度模式下的DDR2或DDR3接口的驱动力是在T
j
= 105 ℃，并在GV
DD
（分钟）
2.2
1.
2.
3.
电源排序
V
DD_PLAT
, V
DD_Core
（如果POWER_EN不用于控制V
DD_Core
） ， AV
DD
， BV
DD
， LV
DD
， OV
DD
,
SV
DD
,S2V
DD
，电视
DD
， XV
DD
和X2V
DD
[等待POWER_EN断言] ，则V
DD_Core
（如果POWER_EN用于控制V
DD_Core
)
GV
DD
该MPC8535E要求其电源轨以特定顺序被应用，以确保正确的设备操作。这些
要求如下功率可达：
所有系统必须在稳定值在50ms内。
在同一行中的项目没有顺序要求，相对于彼此。在单独的行项目必须是有序的
顺序如在前面的步骤中的电压轨之前必须对当前步骤的电压轨达到90％的值的
达到他们的10％。
为了保证MCKE低电期间，上述测序GV
DD
是必须的。如果有任何不关心
在DDR信号电期间处于不确定状态之中，那么测序的GV
DD
不是必需的。
从系统的角度来看，如果先于VDD的平台供给任何的I / O电源的斜坡，所述的I / O相关联的
上电时该I / O电源可以驱动逻辑1或零，和额外电流可通过该装置进行绘制。
在深度睡眠状态下， VDD内核电源被移除。但所有其他电源保持应用。因此，有
不要求应用VDD内核电源在任何其他电源轨当硅从深度休眠模式唤醒。
MPC8535E的PowerQUICC III集成处理器的硬件规格，第2版
飞思卡尔半导体公司
25
