位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第813页 > MPC8535AVTAQG > MPC8535AVTAQG PDF资料 > MPC8535AVTAQG PDF资料1第21页
总体直流电气特性
表1. MPC8535E引脚上市
信号
信号名称
封装引脚数
PIN TYPE
动力
供应
笔记
25.当一个PCI模块被禁止，无论是POR引脚配置内部和外部仲裁器之间进行选择必须拉
向下选择外部仲裁者是否有连接在PCI总线上的任何其它PCI设备，或保留地址管脚为“无
连接“或通过2-10 kΩ上拉电阻，内部仲裁器的默认终止，如果地址引脚未
连接到任何其它PCI设备。在PCI块将驱动地址引脚，如果它被配置成在PCI仲裁器通
POR引脚配置，无论是通过DEVDISR寄存器或没有被禁用。它可能导致争用是否存在
连接在总线上的任何其它PCI设备。
26.MDIC [0]是通过18.2 Ω （全强度模式）接地或36.4 - Ω （半强度模式）精确度1％电阻和
MDIC [1]是连接到GVDD通过18.2 Ω （全强度模式）或36.4 - Ω （半强度模式）精确度1％电阻。
这些引脚用于DDR IO的自动校准。
27.Connect至GND通过一个下拉1 kΩ电阻。
28.它必须是相同VDD_CORE
29.输出焊盘是三态和垫输入接收器是在深度睡眠状态时禁用
GCR [ DEEPSLEEP_Z ] = 1 。
当DDR控制器在异步模式下运行30 DDRCLK输入时，才需要。当DDR控制器是
配置为在同步模式下，通过上电复位运行设置cfg_ddr_pll [0： 2] = 111， DDRCLK输入不是必需的。这是
建议在DDR控制器在同步模式下运行，以配合其关闭至GND 。见
MPC8536E
的PowerQUICC III集成主机处理器系列参考手册
Rev.0 ，表4-3中的第4.2.2节“时钟信号” ，
4.4.3.2节“ DDR PLL比”和表4-10 “情结DDR时钟PLL比”更详细的说明有关
在异步和同步模式的DDR控制器操作。
31. EC_GTX_CLK125是一个125 MHz的输入时钟之间的所有eTSEC端口下面的方式分享： GMII ， TBI ， RGMII和
RTBI 。如果没有任何eTSEC端口在这些模式下工作时， EC_GTX_CLK125输入可连接断开到GND。
32. SDHC_WP为低电平有效的信号，这是继SDHC主机控制器规范。然而，它是反极性为
SD / MMC卡规格。
33.必须连接到XGND 。
34.必须连接到X2GND
2
2.1
电气特性
总体直流电气特性
本节介绍的收视率，条件等特点。
2.1.1
绝对最大额定值
表2.绝对最大额定值
1
特征
符号
V
DD_Core
V
DD_PLAT
AV
DD_Core
AV
DD
SV
DD
， S2V
DD
XV
DD,
X2V
DD
最大值
-0.3 1.21
-0.3 1.1
-0.3 1.21
-0.3 1.1
-0.3 1.1
-0.3 1.1
单位注
V
V
V
V
V
V
—
—
—
—
—
—
表2
提供的绝对最大额定值。
核心供电电压
平台电源电压
PLL内核电源电压
PLL其他电源电压
对收发器的SerDes核心供电
为的SerDes收发器和PCI Express板电源
MPC8535E的PowerQUICC III集成处理器的硬件规格，第2版
飞思卡尔半导体公司
21
