AD9522-1
时钟分频
总的分频VCO的组合
除法器（当使用时）和信道分配器。当VCO
除法器的情况下，总的表决从VCO或CLK到的
输出VCO分频器的产物（ 1 ，2，3 ，4，5 ，或6）和
通道分频器的分频。表32表明如何
分频的信道设置。
表32.频分
CLK和VCO
选
CLK或VCO输入
CLK或VCO输入
CLK或VCO输入
CLK （内部
VCO关闭）
CLK （内部
VCO关闭）
1
通道分频器
一个通道分频器驱动每个组的三个LVDS输出。
有四个信道分配器（0， 1，2，和3）驱动12的LVDS
输出（ OUT0至OUT11 ） 。表33给出了寄存器位置
用于设置和划分这些除法等功能。
该部门是由M和N的值设置的分频器可以
旁路（相当于分频1 ，分频电路是有源
向下）通过设置旁路位。可在占空比校正
根据该禁用的设置来启用或禁用
分频器DCC位。
表33.设置中d
X
对输出分频器
分频器
0
1
2
3
低周期M
0x190[7:4]
0x193[7:4]
0x196[7:4]
0x199[7:4]
高周期
0x190[3:0]
0x193[3:0]
0x196[3:0]
0x199[3:0]
绕行
0x191[7]
0x194[7]
0x197[7]
0x19A[7]
关闭
DIV DCC
0x192[0]
0x195[0]
0x198[0]
0x19B[0]
VCO分频器
环境
1
16个
2至6个
1
VCO分频器
绕过
VCO分频器
绕过
通道
分频器
环境
2至32
绕行
绕行
绕行
2至32
RESULTING
频率
区划
（ 1-6 ）×（ 2
32)
（ 2-6 ）×（ 1）
输出静
（非法状态）
1
2至32
信道频分（0， 1，2，和3）
对于每个信道（其中的信道数，x是0，1 ，2或3） ，
分频，D
X
，是由M和N的值设定
（各4位，表示十进制0到十进制15 ） ，其中，
低周期数
=
M
+ 1
高周期数
=
N
+ 1
高和低周期的时钟信号的当前路由循环
到通道分频器的输入（ VCO分频器出或CLK） 。
当分频器被旁路，D
X
= 1.
否则，D
X
=（N + 1）+ （M + 1 ）= N + M + 2，这允许
每个信道分配器被任何整数划分为1 32 。
旁路VCO分频器（ 0x1E1 [0] = 1）是不一样的VCO分频器= 1 。
通道分频器喂养的输出驱动器包含一个
2至32分频。该分频器为师按1
为师通过-32 。除法乘1通过绕过完成
分频器。分频器还提供了一个可编程的占空比
周期，可选占空比修正时，分频比
为奇数。相位偏移或延迟在输入时钟的增量
周期是可选择的。通道分频器处的信号进行操作
其输入至1600兆赫。的功能和设置
分频器通过编程相应的设置选择
和控制寄存器（见表48至表59）。
VCO分频器
VCO分频器提供的分频
内部VCO或外部CLK输入及时钟分配
通道分频器。 VCO分频器可设置1个， 2分，
3 ，4，5 ，或6 （见表55 ， 0x1E0 [2：0 ]）。然而，当VCO
分频比设置为1时，没有一个信道的输出分频器可以是
绕过。
VCO分频，也可以设置为静止的，这对于非常有用
应用中，仅所希望的输出频率是
VCO频率。使VCO分频器静态增加了
宽带无杂散动态范围（ SFDR ） 。如果VCO
分频器是VCO校准期间静态的，没有输出
信号。因此，建议用户校准
压控振荡器VCO分频器VCO期间设置为一个非静态值
校准，然后设置VCO分频器VCO后静
校准完成。
在SFDR性能的提升同样也可以
由VCO分频器设置为1来实现这允许用户
编程与所需值的EEPROM和不
需要进一步采取行动后， VCO校准完成。
占空比和占空比校正
时钟信号中的一个信道的输出端的占空比是一个
的下列某些或所有条件结果：
所述M和N的值的信道
DCC启用/禁用
使VCO分频器/旁路
CLK输入占空比（注意，内部VCO具有
一个占空比为50％ ）
DCC功能在默认情况下为每通道分频器使能。
然而，对DCC功能可以单独禁用
通过设置禁止分频器的DCC位为每个信道分配器
该信道。
对于一个信道除法结果在非易失一定M和N的值
占空比为50％ 。非50％占空比也可以导致具有
偶师，如果M ≠ N的占空比校正功能
在信道自动校正非50 ％占空比的
除法器输出70％的占空比。
第0版|第44页84
