A4982
DMOS细分驱动器与翻译
和过流保护
应用程序布局
布局。
典型的应用电路和布局示于
数字8 （唱片包）和图9 （ET包）。该印刷电路
董事会应使用一个沉重的接地面。为了达到最佳的电气
性能和热性能，在A4982必须直接焊接
进入董事局。在A4982封装的底面是一个
裸露焊盘，它提供了一个路径，增强热耗散
化。散热垫应直接焊接到裸露
表面的PCB上。热过孔被用于将热量传递到
其它层PCB的。
为了最大限度地减少接地反弹的效果和偏移
问题，具有低阻抗的单点是很重要的
地，被称为一
星型接地，
位于非常靠近器件。
通过使垫和接地平面之间的连接
直属A4982 ，该区域将成为一个理想的地点
一个星形接地点。低阻抗接地可以防止地面
高电流操作中弹跳并确保电源
电压保持稳定在其输入端。
两个输入电容应放置在平行的，并作为
靠近器件的电源引脚越好。陶瓷电容器
器（ CIN1 ）应该是更接近销比的大容量电容
（ CIN2 ） 。这是必要的，因为陶瓷电容
负责提供高频电流分量。
感测电阻器， RSx的，应该有一个非常低的阻抗
接地路径，因为它们必须携带一个大的电流而
由当前支持非常精确的电压测量
感觉比较。龙地上的痕迹会造成额外的
电压下降时，比较器的能力产生不利影响
精确地测量在绕组中的电流。 Sensex指数
引脚具有很短的痕迹而RSX电阻和很厚，
低阻抗直接追踪到下方的星形接地
装置。如果可能的话，应在没有其它元件
检测电路。
A4982
SOLDER
跟踪（2盎司）。
信号（1盎司）。
地面（1盎司）。
热（2盎司）。
PCB
散热孔
OUT2B
C3
U1
GND
C5
ROSC
C1
C4
C6
GND
OUT2A
R4
R5
OUT1A
GND
GND
C3
C4
C5
CP1
CP2
VCP
VREG
MS1
MS2
RESET
ROSC
睡觉
VDD
步
REF
A4982
GND
启用
OUT2B
VBB2
PAD
SENSE2
OUT2A
OUT1A
SENSE1
VBB1
OUT1B
DIR
GND
C6
R4
ROSC
体积
GND
GND
GND
电容
C2
VDD
VBB
GND
OUT1B
R5
C1
C2
V
BB
V
DD
图8. LP封装典型应用及电路设计
Allegro MicroSystems公司
115东北托夫
马萨诸塞州伍斯特01615-0036 U.S.A.
1.508.853.5000 ; www.allegromicro.com
12
