电气特性
图7
提供了交流测试负载的DDR DRAM总线。
产量
Z
0
= 50
Ω
V
OUT
R
L
= 50
Ω
图7. DDR DRAM交流测试负载
表19. DDR DRAM测量条件
符号
V
TH1
V
OUT
2
1.
2.
数据输入阈值测量点。
数据输出测量点。
DDR DRAM
V
REF
± 0.31 V
0.5
×
V
DDM
单位
V
V
注意事项：
2.5.5
号
300
301
302
303
304
305
306
307
308
309
310
311
注意事项：
TDM时序
表20. TDM时序
特征
TDMxRCK / TDMxTCK
TDMxRCK / TDMxTCK高脉冲宽度
TDMxRCK / TDMxTCK低脉冲宽度
TDM所有的输入设置时间
TDMxRD保持时间
TDMxTFS / TDMxRFS输入保持时间
TDMxTCK高到TDMxTD输出活跃
TDMxTCK高到TDMxTD输出有效
TDMxTD保持时间
TDMxTCK高到TDMxTD输出高阻抗
TDMxTFS / TDMxRFS输出有效
TDMxTFS / TDMxRFS输出保持时间
1.
2.
表达
TC
0.4
×
TC
0.4
×
TC
民
20.0
8.0
8.0
3.0
3.5
2.0
4.0
—
2.0
—
—
2.5
最大
—
—
—
—
—
—
—
14.0
—
10.0
13.5
—
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
输出值是基于30 pF的电容性负载。
输入被引用到TDM信被编程为使用采样。输出被引用到编程边
它们编程，以便使用。使用上升沿或者下降沿作为参考的是可编程的。参阅
MSC711x
参考手册
了解详细信息。 TDMxTCK和TDMxRCK使用上升沿所示。
300
301
TDMxRCK
303
TDMxRD
305
303
TDMxRFS
310
~
~
TDMxRFS （输出）
311
304
302
图8. TDM接收信号
MSC7118低成本的16位DSP与DDR控制器数据手册，第7
28
飞思卡尔半导体公司
