电气特性
2.5.3.2
复位配置
该MSC7118有两种机制写入复位配置：
从主机通过主机接口（ HDI16 ）
从通过I记忆
2
C接口
五个信号电平（见
第1章
信号的细节描述）的采样
PORESET
取消断言来定义和启动
工作条件：
BM[0–1]
SWTE
H8BIT
HDSP
2.5.3.3
复位时序表
表16.时序复位配置写
表16
和
图4
描述了一个复位配置写的复位时序。
号
1
2
注意：
特征
所需的外部PORESET持续时间最短
从PORESET无效到HRESET的无效延迟
时序都没有测试，但已经过设计有保证。
表达
16/F
CLKIN
521/F
CLKIN
单位
钟
钟
1
PORESET
输入
配置引脚
采样
PORESET
国内
HRESET
输出（I / O）
2
图4.时序图复位配置写
MSC7118低成本的16位DSP与DDR控制器数据手册，第7
飞思卡尔半导体公司
25
