CY14B108K ， CY14B108M
开关波形
图8. SRAM读周期2 ： CE和OE控制
[3, 15, 19]
地址
地址有效
t
ACE
t
AA
t
LZCE
OE
t
LZOE
t
DBE
BHE ， BLE
t
LZBE
数据输出
高阻抗
t
PU
待机
活跃
输出数据有效
t
PD
t
美国能源部
t
HZBE
t
HZOE
t
RC
t
HZCE
CE
I
CC
图9. SRAM写周期1 ：我们控制
[3, 18, 19, 20]
t
WC
地址
地址有效
t
SCE
CE
t
BW
BHE ， BLE
t
AW
t
PWE
WE
t
SA
t
SD
数据输入
t
HZWE
数据输出
以前的数据
t
HD
输入数据有效
t
LZWE
高阻抗
t
HA
记
20. CE或我们必须>V
IH
在地址转换。
文件编号： 001-47378修订版* B
第19页29
[+ ]反馈
