位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第0页 > HYB39S256160DC-7.5 > HYB39S256160DC-7.5 PDF资料 > HYB39S256160DC-7.5 PDF资料1第13页
HYB39S256400/800/160DT(L)/DC(L)
的256Mbit同步DRAM
终止一次突发长度已经达到。换句话说，不像第2，第4和脉冲串长度
8 ，整页突发继续，直到它使用另一种命令被终止。
类似于传统的DRAM的页模式，突发读取或任一列的写入访问
地址是可能的，一旦在RAS周期，锁存读出放大器。最大吨
RAS
或
刷新间隔时间限制随机列的访问次数。新的突发的访问可以是
完成前面的突发结束之前。被支撑在每个时钟周期的中断操作。
当先前的突发中断时，剩余的地址是由新的地址重写
与完整的突发长度。伴随为写一次读操作变化时产生中断
可以通过利用DQM ，以避免总线冲突。
当两个或多个储库被顺序激活，交错的行读或写操作
是可能的。随着编程的突发长度，备用访问和预充电操作在两个
以上的银行可以实现众多不同的页面高速串行数据访问模式。当两个或
更多银行被激活，列与列交错操作可以之间进行
不同的页面。
突发长度和序列：
突发起始地址
长
(A2 A1 A0)
2
4
xx0
xx1
x00
x01
x10
x11
000
001
010
011
100
101
110
111
nnn
0
1
2
3
4
5
6
7
1
2
3
4
5
6
7
0
顺序突发寻址
（十进制）
0, 1
1, 0
0, 1,
1, 2,
2, 3,
3, 0,
2
3
4
5
6
7
0
1
3
4
5
6
7
0
1
2
2, 3
3, 0
0, 1
1, 2
4
5
6
7
0
1
2
3
5
6
7
0
1
2
3
4
6
7
0
1
2
3
4
5
7
0
1
2
3
4
5
6
0
1
2
3
4
5
6
7
1
0
3
2
5
4
7
6
2
3
0
1
6
7
4
5
交错突发寻址
（十进制）
0, 1
1, 0
0, 1, 2,
1, 0, 3,
2, 3, 0,
3, 2, 1,
3
2
1
0
7
6
5
4
4
5
6
7
0
1
2
3
3
2
1
0
5
4
7
6
1
0
3
2
6
7
4
5
2
3
0
1
7
6
5
4
3
2
1
0
8
满
页面
CN ，CN + 1 ，道道通+ 2 ....
不支持
刷新模式
SDRAM有两种刷新模式，自动刷新和自刷新。自动刷新是类似于
CAS -before - RAS刷新传统的DRAM 。所有银行都必须在申请前进行预充电
所有的刷新模式。芯片上的地址计数器加字和银行的地址，也没有
银行信息都需要刷新模式。
该芯片进入自动刷新模式下，当RAS和CAS保持低电平和CKE和WE
保持在较高的时钟定时。该模式的刷新，且无需外部后恢复字线
预充电命令是必要的。需要两种自动之间的最小时间的tRC
刷新突发刷新模式。同样的规则适用于所有访问命令后，
自动刷新操作。
在网络连接霓虹灯技术
13
2002-04-23
