位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > MPC8313ECVRGDD > MPC8313ECVRGDD PDF资料 > MPC8313ECVRGDD PDF资料2第14页
DDR和DDR2 SDRAM
表10.复位初始化时序规范（续）
参数/条件
打开POR配置信号驱动器相对于时间的装置
HRESET的否定
民
1
最大
—
单位
t
PCI_SYNC_IN
笔记
1, 3
注意事项：
1. t
PCI_SYNC_IN
是输入时钟的时钟周期施加到PCI_SYNC_IN 。当设备在PCI主机模式的主要
时钟被施加到SYS_CLK_IN输入，并PCI_SYNC_IN周期取决于CFG_CLKIN_DIV的值。
2. t
SYS_CLK_IN
是施加到SYS_CLK_IN输入时钟的时钟周期。当设备处于PCI主机模式下它才有效。
3. POR配置信号包括CFG_RESET_SOURCE [0 ：2]和CFG_CLKIN_DIV 。
表11
提供的PLL锁定时间。
表11. PLL锁定时间
参数/条件
PLL锁定时间
民
—
最大
100
单位
μs
笔记
—
6
DDR和DDR2 SDRAM
本节介绍了直流和交流电气规格为DDR SDRAM接口。注意
DDR SDRAM是GV
DD
（典型值） = 2.5 V和DDR2 SDRAM是GV
DD
（典型值） = 1.8 V.
6.1
DDR和DDR2 SDRAM直流电气特性
表12
提供了推荐的工作条件， DDR2 SDRAM组件（S ）时，
GV
DD
（典型值）= 1.8 V
.
表12. DDR2 SDRAM直流电气特性的GV
DD
（典型值）= 1.8 V
参数/条件
I / O电源电压
I / O参考电压
I / O终端电压
输入高电压
输入低电压
输出漏电流
高输出电流（V
OUT
= 1.420 V)
输出低电流（V
OUT
= 0.280 V)
符号
GV
DD
MV
REF
V
TT
V
IH
V
IL
I
OZ
I
OH
I
OL
民
1.7
0.49
×
GV
DD
MV
REF
– 0.04
MV
REF
+ 0.125
–0.3
–9.9
–13.4
13.4
最大
1.9
0.51
×
GV
DD
MV
REF
+ 0.04
GV
DD
+ 0.3
MV
REF
– 0.125
9.9
—
—
单位
V
V
V
V
V
μA
mA
mA
笔记
1
2
3
—
—
4
—
—
注意事项：
1. GV
DD
预计将在50毫伏的DRAM的拍摄画面GV的
DD
在任何时候。
2. MV
REF
预计是等于0.5的
×
GV
DD
和跟踪GV
DD
DC变动，在接收端进行测量。峰 - 峰
在MV的噪音
REF
不得超过DC值的±2％。
3. V
TT
不直接向设备施加。它是哪个远端信号的终止是由供给和预期为
等于MV
REF
。这条铁路应该跟踪变化， MV的直流电平
REF
.
4.输出泄漏测量时，所有输出关闭， 0 V
≤
V
OUT
≤
GV
DD
.
MPC8313E的PowerQUICC
II Pro处理器硬件规格，版本2.1
14
飞思卡尔半导体公司
