位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1710页 > S75PL127JCEBFWU0 > S75PL127JCEBFWU0 PDF资料 > S75PL127JCEBFWU0 PDF资料1第172页
A D V A N权证
我N· R M一T I O 4 N
t
WC
地址
t
AS
t
CW
t
AW
t
WR
CS1#
CS2
t
BW
t
WP(1)
WE＃
t
DW
DATA IN
数据有效
t
DH
UB ＃ ， LB ＃
数据输出
高-Z
图29.定时写周期的波形（ 3 ） （ CS2控制）
t
WC
地址
t
CW
t
WR
CS1#
t
AW
CS2
UB ＃ ， LB ＃
t
AS
t
BW
t
WP
WE＃
t
DW
t
DH
DATA IN
数据输出
高-Z
数据有效
图30.定时写周期（ 4 ）的波形（ UB ＃ ， LB ＃控制）
注意事项：
1.在重叠（ T A写操作
WP
）低CS1 ＃和低WE＃ 。写开始时CS1 ＃变低， WE＃变低
主张用单字节操作UB ＃或＃ LB或同时声称UB ＃和LB ＃为双字节操作。一
在最早转型写操作结束后CS1 ＃变为高电平， WE＃变高。经t
WP
从开始时所测
写入到写的末尾。
2. t
CW
从CS1 ＃变低到写结束时开始算起。
3. t
AS
从地址有效到写的开始测量的。
4. t
WR
从写入地址变更的端部测量的。吨
WR
与CS1 ＃的情况下被应用写入结束或WE＃去
高。
2004年5月3日pSRAM_Type02_15A0
PSRAM类型2
173
