位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1710页 > S75PL127JCEBFWU0 > S75PL127JCEBFWU0 PDF资料 > S75PL127JCEBFWU0 PDF资料1第170页
A D V A N权证
我N· R M一T I O 4 N
时序图
读时序
t
RC
地址
t
OH
t
AA
数据输出
以前的数据有效
数据有效
图24.时序读周期的波形（ 1 ）
注意事项：
1.地址控制， CS1 ＃ = OE ＃ = V
IL
， CS2 = WE＃ = V
IH
，瑞银和/或LB ＃ = V
IL
.
t
RC
地址
t
AA
t
OH
t
CO
CS1#
CS2
t
HZ
UB ＃ ， LB ＃
t
BA
t
BHZ
OE ＃
t
OLZ
t
BLZ
t
LZ
t
OE
t
OHZ
数据输出
高-Z
数据有效
图25.时序读周期的波形（ 2 ）
注意事项：
1. WE＃ = V
IH
.
地址
1)
有效
地址
A1~A0
有效
地址
有效
地址
有效
地址
有效
地址
t
AA
t
PC
CS1#
CS2
t
CO
OE ＃
高Z
t
OE
t
PA
数据
有效
数据
有效
DAT
a
有效
DAT
a
有效
t
OHZ
DQ15~DQ0
图26.时序读周期的波形（ 2 ）
注意事项：
2004年5月3日pSRAM_Type02_15A0
PSRAM类型2
171
