数据表
流，并触发PPCE中断位。 PPCE
将由PPFRi从预期移动来触发
时间，但PPCE不会被丢失的触发
PPFRi 。如果PPFRi输入保持有效，则
并行I / O将“锁定”和操作将是
破坏（包括CPU访问TPCM ） 。
该PPFTi帧的TM1与PFDI = 1的操作
类似地，使用PCKT ，但PPCE中断确
没有监控PPFTi 。相反， TXPAA位表示
该PPFTi输入是不同相F0i 。
输出驱动使能控制功能
该MT90840提供了一个位（ ODE）在IMS
注册即会将设备的所有数据输出
（并行和串行）在一个高阻抗状态。该
ODE位（输出驱动使能）被自动设置
低由施加到器件的复位输入的脉冲
在系统上电。当低， ODE位
禁止MT90840而所有TDM输出
连接存储器初始化是通过执行
中央处理器。此功能非常有用，避免数据冲突
当MT90840是共享传输的并行总线
与其它设备。当ODE设置为高，个别
并行和串行端口时隙由控制
在OE位TPCM高和RPCM高。
MT90840
TM4 /并联切换： 2430 （或2048 ）的信道
从切换到PDi的PDO 。
该TM1-0位在TIM寄存器用于
选择时间模式。该PFDI和SFDI位
相同的寄存器可以用于使
TM1和TM2的并行设备子模式
分别。在所有MT90840定时模式下，
吞吐量延迟执行的时候时间交换
分组信道数据的函数是恒定的，
保持输入的帧的完整性和
输出数据。
定时模式1 （ TM1 ） - 环主
异步并行端口，支持ST- BUS时钟
主
定时模式1的情况下使用主TDM时钟
参考所在的串口端
系统。 （一个例子是一个节点，它是时钟
主环网。 ），时序上的发射
并行端口紧密相关的串行端口。该
收到并口时序是有弹性的;有一个
在接收路径和绕道弹性缓冲器
路径。参见图5a的连接例。
在TM1中， MT90840接收串口帧
脉冲（ F0i ）和串行时钟（C4 / 8R1或C4 / 8R2 ） 。该
MT90840然后生成并行端口输出
帧脉冲（ PPFTo ）同步F0i 。该
发送并行端口被固定相对相位中的
串行端口。 （一个固定的偏移3.8
微秒
之间存在
F0i和PPFTo由于串行 - 并行转换）。
发送路径不提供弹性缓冲，
因此，并行端口的TX时钟（ PCKT ）必须
被紧紧锁住（频率），以C4 / 8串口
和F0i时钟。 （抖动小于+/- 100nsec以内。 ）
接收并行端口定时可以是任一相
相对于在串行和发送并行端口
定时和开关控制
该MT90840支持四种主要的时间/开关
模式：
TM1 /环主： PDO时机从属于的STi / O
时序，接收路径已启用弹性缓冲器;
TM2 /戒指从：性病/ O时序从属于到PDI时机，
固定延迟接收路径;
TM3 /总线从： PDO和PDI绑在一起，的STi / O
时序受控于并行总线时序;
MT90840
RX时钟
8千赫RX
8 RX数据
8千赫TX
8 TX数据
PCKR
PPFRi
PDi0-7
PCKT
PPFTo
PDo0-7
STi0-7
STo0-7
F0i
C4/8R1
8的STi / O 0-7
8的STi / O 0-7
8千赫
4.096
或8.192兆赫
ST- BUS
组件
8千赫
来源
中央处理器
TX时钟
PLL
图5a - 定时模式1配置
2-241
