初步
开关波形
SRAM读周期1
（地址控制）
[8, 9, 20]
CY14B256L
t
RC
地址
t
AA
t
OHA
DQ （ DATA OUT ）
数据有效
SRAM读周期2
（ CE控制）
[8, 20]
t
RC
地址
CE
t
LZCE
t
ACE
t
PD
t
HZCE
OE
DQ （ DATA OUT ）
t
LZOE
t
PU
t
美国能源部
数据有效
t
HZOE
活跃
ICC
待机
记
20. HSB必须在读取和写入周期保持高电平。
文件编号： 001-06422修订版* E
第11页17
[+ ]反馈
