CS5308
软启动启用，打嗝模式
之间的COMP引脚与GND控制电容器
软启动和打嗝模式斜坡。 A 0.1
mF
电容器
30
mA
充电电流将允许输出斜坡上升时
0.3 V / ms或1.5 V ，5毫秒的启动。
当一个故障时，由于检测到过电流情况
转换器将输入的低占空比断续模式。
在打嗝模式转换器将不会从切换
时间检测到故障，直到软启动电容器
出院下面的软启动放电阈值和
然后装入备份上面的通道开始向上偏移。
COMP引脚将禁用该转换器拔出时，
低于0.27 V
该CS5308包括VTT监控，延迟时间和
集电极开路VTT电源良好（ VTT
PGD
）输出。一
比较器具有大约1.05伏的阈值
监测VTT 。在上电时， VTT
PGD
保持为低，是
发布时间短VTT跨越1.05 V阈值后。
VTT的稳定剂和释放之间的时间
VTT
PGD
由电容器设定（℃
VTT
）在开集
VTT
CT
引脚。在VTT电压
CT
引脚从坡道
它的V
CE （ SAT ）
电压约0.25 V， 1 V前
VTT
PGD
被拉高。在VTT
CT
充电电流和
C
VTT
设置VTT
PGD
延迟时间。延迟时间可以是
利用计算：
TD ， VTT
+
(1 V
*
0.25 V)
@
CVTT VTTCT_Current 。
VTT监控& VTT电源良好（ VTT
PGD
)
在VTT
CT
充电电流是依赖于选择
的振荡器的频率。参见图3的表示
振荡器频率和充电电流对
OSC
值。
如果任VTT或VTT
PGD
保持低电平，内部故障
锁存器可被设置时，控制器将停止工作，并
V
CORE
将为零。
电源良好（ PWRGD ）
集电极开路功率良好（ PWRGD ）引脚驱动
通过一个“窗口比较器”监测V
CORE
。这
比较器将转换为高电平，如果V
CORE
距离
±12%
的标称VID设置。经过50
ms
延迟，该
比较器输出将饱和的集电极开路输出
晶体管和PWRGD引脚将被拉低。
布局指南
随着快速上升，产量高微处理器电流
应用中，寄生电感和电阻应
考虑铺设电源时，过滤器和反馈
电路板的信号部分。通常，多层电路板
与至少一个接地平面的建议。如果布局
是这样的，高电流用的地平面存在
控制器或控制电路的下面，在地面
平面可以在电流远离开槽到路由
控制器。插槽通常应该不能放在之间
所述控制器和所述输出电压或者在返回路径
栅极驱动。额外的电源层和接地层或
岛可以根据需要添加用于特定布局。
门开关和驱动器中体验高di / dt
的栅极驱动线路电感应该被最小化。门
驱动走线应尽可能短而宽的实际，
应具有正下方的浇口痕迹的返回路径。
输出滤波器元件应放在宽面
直接连接到负载，以减少电阻滴
期间，在重负载和感性滴和振铃
瞬变。如果需要的话，在飞机的输出电压和
返回可被交错，以最小化之间的电感
过滤器和负载。
电流检测信号通常几十毫伏。
噪声的拾取，应尽可能避免。
电流反馈走线应远离喧嚣
区域，如交换节点和栅极驱动信号。如果
电流信号取自一个位置以外的直
在电感器之间的任何额外的阻力
接切断点和电感器出现的部分
固有电感器的电阻，并应被认为是
设计计算。电容器的电流反馈
网络应尽可能靠近电流检测引脚
作为实用。放置CS5308控制IC后，按照
这些指导方针，以优化布局和布线：
1.将1
mF
电源旁路（陶瓷）
电容接近它们的相关引脚： V
CCL
,
V
CCH1
, V
CCH2
, V
CCL12
.
2.将MOSFET，以尽量减少长度
门的痕迹。定向的MOSFET ，使得
漏极连接是远离所述控制器和
门连接是最靠近控制器。
3.将与内部相关联的部件
误差放大器（r
FBK1
, C
FBK2
, C
AMP
, R
CMP1
,
C
CMP1
, C
CMP2
, R
DRP1
） ，以降低引线
长度的引脚V
FB
, V
DRP
和COMP 。
4.将电流检测元件（R
CS1
, R
CS2
,
C
CS1
, C
CS2
, R
CSREF
, C
CSREF
）附近的CS1，CS2，
和CS
REF
销。
5.将频率设定电阻（R
OSC
）接近
第r
OSC
引脚。第r
OSC
脚是很敏感
噪声。路径噪声的迹线，如SWNODEs和
GATE的痕迹，离从R
OSC
引脚和电阻。
6.将VTT定时电容（C
VTT
）和
上拉电阻器（R
VTT
）附近的VTT
CT
和
VTT
PGD
销。
7.将MOSFET和输出电感器
减少嘈杂SWNODEs的大小。有一
减少的规模之间的权衡
SWNODEs降低噪音，并提供
充足的散热为同步
的MOSFET。
8.将输入电感和输入电容（S ）近
控制（上）的MOSFET的漏极。那里
是减少这种大小之间的折衷
节点以节省电路板面积，并提供足够的
散热的控制的MOSFET。
http://onsemi.com
16
