CS5308
9.将输出电容器（电解和
陶瓷）靠近处理器插座或输出
连接器。
10.从SWNODEs至电流检测跟踪
组件会很吵。这个路线走
从更敏感，低级别的痕迹。地面
层可以用来帮助确定此跟踪。
11.门的痕迹非常嘈杂。这些路线走
从更敏感，低级别的痕迹。使每个
在一个层上的栅极信号并确保有一个
正下方的门不间断的返回路径
追查。接地层可用于帮助隔离
这些痕迹。
12.不要“菊花链”连接，从对地
1通过。允许每个连接到地面有
它自己的通过尽可能靠近组件成为可能。
13.使用从本体输出的接地面的槽
电容器返回到输入电源连接到
防止大电流流到下方的
控制IC 。这个槽应该延伸长度方向
控制IC ，并在分离的连接
以“信号地”和“电源地。 ”示例
信号地线包括COMP电容，
CS
REF
，楼盘，而VTT
CT
，电阻为R
OSC
和
I
LIM
和LGND销到控制器。示例
电源地线包括电容V
CCH1
,
V
CCH2
和V
CCL12
，同步的来源
MOSFET和保护地线引脚连接到控制器。
14. CS
REF
检测点应距离相等
输出电感器之间，以均衡在PCB
电阻加至电流检测路径。这
将确保可接受的电流共享。此外，航线
在CS
REF
从嘈杂的痕迹这样的连接距离
作为SWNODEs和GATE痕迹。如果噪音
在SWNODEs或GATE信号电容
耦合到CS
REF
跟踪外部坡道会
很噪声和电压的抖动会造成。
15.理想的是， SWNODEs是完全一样的形状
和电流检测点（连接至R
CS1
和R
CS2
）处于相同的位置，以均衡
在PCB电阻加到电流检测路径。
这将有助于确保可接受的电流共享。
16.将0.1
mF
陶瓷电容，C
Q1
和C
Q2
,
贴近MOSFET Q1和Q2的漏极，
分别。
设计步骤
1.输出电容的选择
纹波和绕过大电容时，输出
电流的变化非常快。微处理器
制造商通常指定的最小数目
陶瓷电容。设计师必须确定
对大容量电容器数量。
选择大容量输出电容器的数量，以满足
峰值瞬态的要求。下面的公式可以用于
提供的起点散装的最小数
电容（N
OUT ， MIN
):
DI
NOUT ， MIN
+
每个电容的ESR
@
O，最大
DV
O，最大
(1)
在现实中，两个的大容量电容器的ESR和ESL
确定在负载瞬态期间的电压变化
根据：
DV
O，最大
+
（ DIO ， MAX
DT）
@
ESL
)
DI
O，最大
@
ESR
(2)
不幸的是，电容器制造商不指定
其组分的ESL和所添加的电感
PCB迹线是高度依赖于布局和布线。
因此，有必要开始设计稍微更
比的大容量电容器的最小数目，并执行
瞬态测试或谨慎建模/仿真
确定了大容量电容的最终数目。
2.输出电感的选择
输出电容滤除来自输出的电流
电感器，并提供瞬态负载的低阻抗
电流变化。通常情况下，微处理器应用
既需要大容量（电解电容，钽电容）和低
阻抗，高频率（陶瓷）类型的电容器。
大容量电容提供“托起”瞬态期间
装载。低阻抗电容降低了稳态
输出电感器可能是最关键的成分
在转换器，因为它会直接影响的选择
其它部件和听写两者的稳态和
该转换器的瞬态性能。当选择一个
电感设计人员必须考虑的因素，如DC
电流，峰值电流，输出电压纹波，芯材
磁饱和，温度，物理尺寸和成本
（通常是首要关注的问题） 。
在一般情况下，在输出电感值应尽可能低
和身体越小越好，以提供最佳的瞬态
响应和最小成本。如果一个大的电感值
使用时，为快速变化的转换器将不会迅速做出反应
在负载电流。另一方面，过低的电感
值将会导致在功率非常大的纹波电流
器件（MOSFET ，电容等），导致
增加的功耗和更低的转换效率。另外，
纹波电流增大将迫使设计人员使用
更高的额定的MOSFET ，超大的散热解决方案，并
使用更多，更高的额定输入和输出电容器
该
转换器的成本将受到不利的影响。
计算输出电感值的一种方法是将
尺寸的电感器，以产生一个指定的最大脉动
电感中的电流。低纹波电流将导致
更少的核心和MOSFET损耗和更高的转换器
效率。方程式3可以被用来计算
最小电感值，以产生一个给定的最大
每相的纹波电流（a） 。计算出的电感值
由该式为最小的值，因为比这少
会产生较多的纹波电流超过期望。相反，
http://onsemi.com
17
