Z
ILOG
M
ICROPROCESSOR
中档存储等待寄存器0
T1W2-T1W0
（ T1等待） 。
这个二进制字段定义多达
7 T1等待状态，以在交易中被插入
在芯片选择访问中档存储区0
方案1中，或在芯片的整个中档存储器区
选择方案2 。
T2W1-T2W0
（ T2等待） 。
这个二进制字段定义多达
3 T2等待状态被插入的事务访问 -
荷兰国际集团的中档存储器区域0中的芯片选择方案1中，
或者在芯片的整个中档存储区选择
方案2 。
T3W2-T3W0
（ T3等待） 。
这个二进制字段定义多达
7 T3等待状态被插入的事务访问 -
荷兰国际集团的中档存储器区域0中的芯片选择方案1中，
或者在芯片的整个中档存储区选择
方案2 。
MMWR0 ： 0000000AH
读/写
7
中档存储等待注册1
T1W2-T1W0
（ T1等待） 。
这个二进制字段定义多达
7 T1等待状态，以在交易中被插入
在芯片选择访问中档存储区1
方案1 。
T2W1-T2W0
（ T2等待） 。
这个二进制字段定义多达
3 T2等待状态被插入的事务访问 -
荷兰国际集团的中档存储区1中的芯片选择方案1 。
T3W2-T3W0
（ T3等待） 。
这个二进制字段定义多达
7 T3等待状态被插入的事务访问 -
荷兰国际集团的中档存储区1中的芯片选择方案1 。
该寄存器的内容在芯片没有影响选择
方案2 。
MMWR1 ： 0000000BH
读/写
7
0
T1W2 T1W1 T1W0 T2W1 T2W0 T3W2 T3W1 T3W0
0
1
1
1
1
1
1
1
1
＆ LT ; - 复位值
T3等待
＆ LT ; - 复位值
T3等待
T2等待
T1等待
T2等待
T1等待
T1W2 T1W1 T1W0 T2W1 T2W0 T3W2 T3W1 T3W0
1
1
1
1
1
1
1
1
图43.中档存储等待注册1
图42.中档存储等待寄存器0
PS010001-0301
