Z
ILOG
M
ICROPROCESSOR
P
RODUCT
S
PECIFICATION
Z380
M
ICROPROCESSOR
特点
s
静态CMOS设计，具有低功耗待机模式
选项
32位内部数据路径和ALU
s
s
两个时钟周期指令执行最低
四家银行的片上寄存器文件的
增强的中断功能，包括
16位矢量
未定义操作码陷阱Z380
指令集
片上I / O功能：
- 六存储器片选，具有可编程的等待
- 可编程I / O等待
- DRAM刷新控制器
100 - pin QFP封装
s
s
s
工作频率
- DC至18兆赫在5V
- DC至10MHz的电压为3.3V
增强型指令集，用于维护对象代码
与Z80兼容性
和Z180
微处理器
16位（ 64K ）或32位（ 4G ）的线性地址空间
16位与动态调整大小的数据总线
s
s
s
s
s
s
概述
在Z380
微处理器是一个集成的高
具有快速，高效的吞吐量性能的微处理器
付诸表决，并增加了内存寻址能力。该
Z380
提供了一个持续增长的路径，目前Z80 -或
Z180为基础的设计，同时保持Z80
CPU和
Z180
MPU目标代码兼容。在Z380
MPU
增强功能包括改进的280 CPU ，扩展
4 GB的空间和灵活的总线接口时序。
Z80的CPU的增强版本是关键Z380
MPU 。在Z80微处理器的基本寻址模式
处理器已经增加如下：堆栈指针
相对的加载和存储， 16位和24位索引场外
集和更灵活的间接寄存器寻址，与
所有的寻址模式，允许访问整个的
32位的地址空间。到指令作出补充
集，包括了16位算术全套和
逻辑操作， 16位的I / O操作，乘法和
除，加了一套完整的寄存器到寄存器加载的
与交流。
在Z80 MPU微处理器的扩大的基本寄存器文件
处理器包括IX和IY的备用寄存器版本
寄存器。有四组这一基本Z80微处理器的的
处理器寄存器文件中存在的Z380的MPU ，随着
必要的资源来管理之间的切换
不同的寄存器组。所有的寄存器，对与索引
在基本的Z80微处理器的寄存器文件寄存器
扩展到32位。
PS010001-0301
Z
ILOG
M
ICROPROCESSOR
概述
（续）
在Z380 MPU扩展了基本的64 KB的Z80和Z180
地址空间到一个完整的4千兆字节（ 32位）的地址空间。
这个地址空间是线性的和完全访问
用户程序。在I / O地址空间是类似
扩展到一个完整的4千兆字节（32位）的范围和16位的I / O ，
与简单和块移动被添加。
那些传统上被处理的部分功能
外围设备都在被纳入
在Z380微处理器的设计。片上peripher-
ALS减少系统芯片数量，降低互连
在外部总线。在Z380 MPU包含一个刷新
控制器的DRAM ，其使用/ CAS先接后/ RAS
刷新周期，在一个可编程的速率和突发大小。
六个可编程存储器片选都可以，
随着可编程等待状态发生器每个
片选地址范围。
在Z380 MPU提供了灵活的总线接口时序，与
单独的控制信号，并用于存储定时和
I / O 。内存总线的控制信号提供定时为参考
分配办法适于直接接口的DRAM ，静态RAM
EPROM或ROM中。完全控制内存总线时序为
可能的，因为/ WAIT信号被采样三次
一个存储器事务处理期间，允许完成用户
的参考值之间的边缘到边缘的定时控制
由Z380 MPU提供的信号。在I / O总线控制
信号可直接接口的Z80家族成员
外围设备，所述Z8000家族外设，或
Z8500系列外设。图1显示了Z380
框图。图2示出的引脚分配。
注意：
与之前的前斜线， "分之"所有信号，低电平有效
例如，B // W（ WORD低有效） ; B / W为低电平有效，只）
电源连接请按照下面的常规说明：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
带有时钟
待机
控制
芯片选择
并等待
刷新
控制
外部接口逻辑
中断
中央处理器
数据（ 16 ）
地址（ 32 ）
/ EV
VDD
VSS
图1. Z380功能框图
PS010001-0301
Z
ILOG
M
ICROPROCESSOR
引脚说明
A31-A0
地址总线
（输出端，高电平有效，三态） 。这些
非复用的地址信号提供一个线性存储器
的4千兆字节的地址空间。 32地址信号
也可用来访问I / O设备。
/ BACK
总线应答
（输出，低电平有效，三态） 。
该信号，当认定时，指示该Z380 MPU
已接受外部总线请求，并具有三态其
输出驱动器的地址总线，数据总线和总线
控制信号/ TREFR ， / TREFA ， / TREFC ， / BHEN ， / BLEN ，
/ MRD ， /水利部/ IORQ ， / IORD ，和/ IOWR 。需要注意的是
Z380 MPU不能提供任何DRAM刷新交易
而它是在总线应答状态。
/ BHEN
高字节使能
（输出，低电平有效，三态） 。
此信号被置位时的存储器的开始处，或
刷新交易，以表明对D15- D8的一个操作
被请求。对于一个16位的存储器事务，如果/ MSIZE是
置，表示一个字节宽的存储器，另一个存储器
交易执行将数据传送上的D15 -D8 ，
此时通过D15- D8 。
/ BLEN
低字节使能
（输出，低电平有效，三态） 。这
信号被置位在存储器或刷新的开始
事务，以表明对D7-D0的操作是
要求。对于一个16位的存储器事务，如果/ MSIZE是
置，表示一个字节宽的存储器中，只有在数据
D7 - D0将在交易过程中转让，
另一个事务将被执行以传输数据
在D15 - D8 ，此时通过D7 -D0 。
/ BREQ
总线请求
（输入，低电平有效） 。当此信号
是肯定，一个外部总线主机请求的控制
总线。 / BREQ具有更高的优先级比所有非屏蔽
并且可屏蔽中断请求。
BUSCLK
总线时钟
（输出，高电平有效，三态） 。这
信号，由Z380 MPU输出，是供参考边缘
多数由Z380 MPU产生的其它信号。
BUSCLK是CLK输入的延迟版本。
CLKI
时钟/水晶
（输入端，高电平有效） 。外部
产生直接的时钟可以输入在这个引脚和
Z380 MPU将运行在CLKI频率。 Alterna-
疑心，一个晶体高达20MHz的可跨接
CLKI和CLKO和Z380 MPU将在上半年运营
晶振频率。这两个时钟选项
由CLKSEL输入控制。
CLKO
水晶
（输出高电平有效） 。晶体振荡器
连接。该引脚应悬空，如果外部
产生的直接时钟输入的CLKI引脚。
CLKSEL
时钟选项选择
（输入端，高电平有效） 。这
输入应连接到V
DD
选择直接时钟
选项，并且应该连接到V
SS
对于晶体
选项。
D15-D0
数据总线
（输入/输出，高电平有效，三态） 。
这个双向16位数据总线，用于数据传输
在Z380 MPU和存储器或I / O设备之间。记
对于一个存储器字的传输，偶数寻址
（A0 = 0）字节通常转印在D15- D8和
在D7 - D0奇地址（ A0 = 1 ）字节（请参阅/ MSIZE
引脚说明） 。
/ EV
评估模式
（输入，低电平有效） 。这种输入应
可以正常运行悬空。当它被驱动
为逻辑0时， Z380 MPU条件本身在复位模式
和三态所有的输出引脚的驱动程序。
/暂停
暂停状态
（输出，低电平有效，三态） 。如果Z380
未选择MPU待机模式选项， SLEEP指令
化执行比HALT指令没有什么不同，而
1 HALT信号变为有效，表示CPU的HALT
状态。如果选择了待机模式选项时，该信号
只有在执行HALT指令变为有效。
/ STNBY
待机状态
（输出，低电平有效，三态） 。如果
在Z380 MPU待机模式时，执行一
睡眠指令Z380 MPU内停止计时，并
在BUSCLK和IOCLK之后，这个信号置位。
在Z380 MPU是那么的低功耗待机模式，与
所有操作暂停。
/INT3-0
中断请求
（输入，低电平有效） 。这些
信号有四个异步的可屏蔽中断输入。
IOCLK
I / O时钟
（输出，高电平有效，三态） 。该信号
是BUSCLK的程控分压后的版本。
分频因子可以是两个，四个，六个或八个与I / O
交易中断确认交易OC-
curring相对于IOCLK 。
/ INTAK
中断应答状态
（输出，低电平有效，
三态） 。这个信号被用于I / O和区分
中断响应的交易。此信号是高
在I / O读，并在I / O写入交易和低
中断响应的交易。
/ IORQ
输入/输出请求
（输出，低电平有效，三态） 。
这个信号被激活时所有的I / O读写交易
tions和中断确认交易。
PS010001-0301
Z
ILOG
/M1
机器周期进行一次
（输出，低电平有效，三态） 。这
信号有效时中断承认并RETI
交易。
/ IORD
输入，输出读选通
（输出，低电平有效，三
状态） 。该信号被从外设用于选通数据
在I / O读取事务。另外， / IORD是活性
特别RETI交易和I / O心跳期间
周期在Z80协议的情况下。
/ IOWR
输入/输出写选
（输出，低电平有效，三
状态） 。这个信号用来选通数据进入peripher-
在I / O写入交易阿尔斯。
/ LMCS
低内存芯片选择（输出，
低电平有效，三
状态） 。读存储器时，这个信号被激活或
访问下por-时内存写入的事务
前16个字节内化的线性地址空间，
但前提是这个片选功能。
/MCS3-/MCS0
中档存储芯片选择（输出，
低电平有效，三态） 。这些信号被单独活性
内存中读取或写入数据时访问
的线性地址空间内的所述中间范围的部分
前16个字节。这些信号都可以单独启用
或禁用。
/ MRD
存储器读
（输出，低电平有效，三态） 。这
信号指示被寻址的存储器位置应该
所指定的/ BHEN放置在数据总线上的数据
和/ BLEN控制信号。 / MRD是从的末端活性
T1至T4年底内存中读取数据。
/ MSIZE
内存大小
（输入，低电平有效） 。这个输入端，从
被寻址的存储位置，表示如果是字的大小
（逻辑高电平）或字节大小（逻辑低） 。在后一种情况下，该
寻址存储器应连接到D15- D8
数据总线的一部分，和一个额外的存储器交易
灰将自动产生以完成一个字
大小的数据传输。
/水利部
存储器写
（输出，低电平有效，三态） 。这
信号指示被寻址的存储器位置应该
将数据存储在数据总线上，根据指定的/ BHEN
和/ BLEN控制信号。 / MWR距离的末端活性
直到T2 T4年底时内存写入的事务。
/ NMI
不可屏蔽中断
（输入，下降沿触发） 。
该输入具有更高的优先级高于可屏蔽中断
输入/ INT3 ， INT0 。
M
ICROPROCESSOR
/ RESET
RESET
（输入，低电平有效） 。该输入必须是
活性为至少五BUSCLK周期来初始化
在Z380 MPU 。中/ RESET的影响进行了详细的说明
在复位部。
/ TREFA
时序参考一
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T2的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可用于
控制地址多路复用器，用于一个DRAM接口或
在/ RAS信号更高的处理器时钟速率。
/ TREFC
时序参考
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T3的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可以用来作为
/ CAS信号DRAM访问。
/ TREFR
时序参考
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T1的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可以用来作为
/ RAS信号DRAM访问。
/ UMCS
高端内存芯片选择
（输出，低电平有效，三
状态） 。在一存储器读出的该信号被激活时，
存储器写，或者任选一刷新的交易时
访问的线性地址空间的最高部分
前16个字节内，但仅当该芯片选择
功能。
V
DD
电源。
这八个引脚进行电源
装置。它们必须从外部连接到相同的电压。
V
SS
地面上。
这八个引脚为接地参考
该设备。它们必须连接到相同的电压克斯特
应受。
/等待
等待
（输入，低电平有效） 。这个输入被采样
BUSCLK或IOCLK ，酌情插入等待状态
到当前的总线事务。
该空调和的Z380 MPU引脚特性
根据各种操作模式如表1所定义。
PS010001-0301
Z
ILOG
M
ICROPROCESSOR
P
RODUCT
S
PECIFICATION
Z380
M
ICROPROCESSOR
特点
s
静态CMOS设计，具有低功耗待机模式
选项
32位内部数据路径和ALU
s
s
两个时钟周期指令执行最低
四家银行的片上寄存器文件的
增强的中断功能，包括
16位矢量
未定义操作码陷阱Z380
指令集
片上I / O功能：
- 六存储器片选，具有可编程的等待
- 可编程I / O等待
- DRAM刷新控制器
100 - pin QFP封装
s
s
s
工作频率
- DC至18兆赫在5V
- DC至10MHz的电压为3.3V
增强型指令集，用于维护对象代码
与Z80兼容性
和Z180
微处理器
16位（ 64K ）或32位（ 4G ）的线性地址空间
16位与动态调整大小的数据总线
s
s
s
s
s
s
概述
在Z380
微处理器是一个集成的高
具有快速，高效的吞吐量性能的微处理器
付诸表决，并增加了内存寻址能力。该
Z380
提供了一个持续增长的路径，目前Z80 -或
Z180为基础的设计，同时保持Z80
CPU和
Z180
MPU目标代码兼容。在Z380
MPU
增强功能包括改进的280 CPU ，扩展
4 GB的空间和灵活的总线接口时序。
Z80的CPU的增强版本是关键Z380
MPU 。在Z80微处理器的基本寻址模式
处理器已经增加如下：堆栈指针
相对的加载和存储， 16位和24位索引场外
集和更灵活的间接寄存器寻址，与
所有的寻址模式，允许访问整个的
32位的地址空间。到指令作出补充
集，包括了16位算术全套和
逻辑操作， 16位的I / O操作，乘法和
除，加了一套完整的寄存器到寄存器加载的
与交流。
在Z80 MPU微处理器的扩大的基本寄存器文件
处理器包括IX和IY的备用寄存器版本
寄存器。有四组这一基本Z80微处理器的的
处理器寄存器文件中存在的Z380的MPU ，随着
必要的资源来管理之间的切换
不同的寄存器组。所有的寄存器，对与索引
在基本的Z80微处理器的寄存器文件寄存器
扩展到32位。
PS010001-0301
Z
ILOG
M
ICROPROCESSOR
概述
（续）
在Z380 MPU扩展了基本的64 KB的Z80和Z180
地址空间到一个完整的4千兆字节（ 32位）的地址空间。
这个地址空间是线性的和完全访问
用户程序。在I / O地址空间是类似
扩展到一个完整的4千兆字节（32位）的范围和16位的I / O ，
与简单和块移动被添加。
那些传统上被处理的部分功能
外围设备都在被纳入
在Z380微处理器的设计。片上peripher-
ALS减少系统芯片数量，降低互连
在外部总线。在Z380 MPU包含一个刷新
控制器的DRAM ，其使用/ CAS先接后/ RAS
刷新周期，在一个可编程的速率和突发大小。
六个可编程存储器片选都可以，
随着可编程等待状态发生器每个
片选地址范围。
在Z380 MPU提供了灵活的总线接口时序，与
单独的控制信号，并用于存储定时和
I / O 。内存总线的控制信号提供定时为参考
分配办法适于直接接口的DRAM ，静态RAM
EPROM或ROM中。完全控制内存总线时序为
可能的，因为/ WAIT信号被采样三次
一个存储器事务处理期间，允许完成用户
的参考值之间的边缘到边缘的定时控制
由Z380 MPU提供的信号。在I / O总线控制
信号可直接接口的Z80家族成员
外围设备，所述Z8000家族外设，或
Z8500系列外设。图1显示了Z380
框图。图2示出的引脚分配。
注意：
与之前的前斜线， "分之"所有信号，低电平有效
例如，B // W（ WORD低有效） ; B / W为低电平有效，只）
电源连接请按照下面的常规说明：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
带有时钟
待机
控制
芯片选择
并等待
刷新
控制
外部接口逻辑
中断
中央处理器
数据（ 16 ）
地址（ 32 ）
/ EV
VDD
VSS
图1. Z380功能框图
PS010001-0301
Z
ILOG
M
ICROPROCESSOR
引脚说明
A31-A0
地址总线
（输出端，高电平有效，三态） 。这些
非复用的地址信号提供一个线性存储器
的4千兆字节的地址空间。 32地址信号
也可用来访问I / O设备。
/ BACK
总线应答
（输出，低电平有效，三态） 。
该信号，当认定时，指示该Z380 MPU
已接受外部总线请求，并具有三态其
输出驱动器的地址总线，数据总线和总线
控制信号/ TREFR ， / TREFA ， / TREFC ， / BHEN ， / BLEN ，
/ MRD ， /水利部/ IORQ ， / IORD ，和/ IOWR 。需要注意的是
Z380 MPU不能提供任何DRAM刷新交易
而它是在总线应答状态。
/ BHEN
高字节使能
（输出，低电平有效，三态） 。
此信号被置位时的存储器的开始处，或
刷新交易，以表明对D15- D8的一个操作
被请求。对于一个16位的存储器事务，如果/ MSIZE是
置，表示一个字节宽的存储器，另一个存储器
交易执行将数据传送上的D15 -D8 ，
此时通过D15- D8 。
/ BLEN
低字节使能
（输出，低电平有效，三态） 。这
信号被置位在存储器或刷新的开始
事务，以表明对D7-D0的操作是
要求。对于一个16位的存储器事务，如果/ MSIZE是
置，表示一个字节宽的存储器中，只有在数据
D7 - D0将在交易过程中转让，
另一个事务将被执行以传输数据
在D15 - D8 ，此时通过D7 -D0 。
/ BREQ
总线请求
（输入，低电平有效） 。当此信号
是肯定，一个外部总线主机请求的控制
总线。 / BREQ具有更高的优先级比所有非屏蔽
并且可屏蔽中断请求。
BUSCLK
总线时钟
（输出，高电平有效，三态） 。这
信号，由Z380 MPU输出，是供参考边缘
多数由Z380 MPU产生的其它信号。
BUSCLK是CLK输入的延迟版本。
CLKI
时钟/水晶
（输入端，高电平有效） 。外部
产生直接的时钟可以输入在这个引脚和
Z380 MPU将运行在CLKI频率。 Alterna-
疑心，一个晶体高达20MHz的可跨接
CLKI和CLKO和Z380 MPU将在上半年运营
晶振频率。这两个时钟选项
由CLKSEL输入控制。
CLKO
水晶
（输出高电平有效） 。晶体振荡器
连接。该引脚应悬空，如果外部
产生的直接时钟输入的CLKI引脚。
CLKSEL
时钟选项选择
（输入端，高电平有效） 。这
输入应连接到V
DD
选择直接时钟
选项，并且应该连接到V
SS
对于晶体
选项。
D15-D0
数据总线
（输入/输出，高电平有效，三态） 。
这个双向16位数据总线，用于数据传输
在Z380 MPU和存储器或I / O设备之间。记
对于一个存储器字的传输，偶数寻址
（A0 = 0）字节通常转印在D15- D8和
在D7 - D0奇地址（ A0 = 1 ）字节（请参阅/ MSIZE
引脚说明） 。
/ EV
评估模式
（输入，低电平有效） 。这种输入应
可以正常运行悬空。当它被驱动
为逻辑0时， Z380 MPU条件本身在复位模式
和三态所有的输出引脚的驱动程序。
/暂停
暂停状态
（输出，低电平有效，三态） 。如果Z380
未选择MPU待机模式选项， SLEEP指令
化执行比HALT指令没有什么不同，而
1 HALT信号变为有效，表示CPU的HALT
状态。如果选择了待机模式选项时，该信号
只有在执行HALT指令变为有效。
/ STNBY
待机状态
（输出，低电平有效，三态） 。如果
在Z380 MPU待机模式时，执行一
睡眠指令Z380 MPU内停止计时，并
在BUSCLK和IOCLK之后，这个信号置位。
在Z380 MPU是那么的低功耗待机模式，与
所有操作暂停。
/INT3-0
中断请求
（输入，低电平有效） 。这些
信号有四个异步的可屏蔽中断输入。
IOCLK
I / O时钟
（输出，高电平有效，三态） 。该信号
是BUSCLK的程控分压后的版本。
分频因子可以是两个，四个，六个或八个与I / O
交易中断确认交易OC-
curring相对于IOCLK 。
/ INTAK
中断应答状态
（输出，低电平有效，
三态） 。这个信号被用于I / O和区分
中断响应的交易。此信号是高
在I / O读，并在I / O写入交易和低
中断响应的交易。
/ IORQ
输入/输出请求
（输出，低电平有效，三态） 。
这个信号被激活时所有的I / O读写交易
tions和中断确认交易。
PS010001-0301
Z
ILOG
/M1
机器周期进行一次
（输出，低电平有效，三态） 。这
信号有效时中断承认并RETI
交易。
/ IORD
输入，输出读选通
（输出，低电平有效，三
状态） 。该信号被从外设用于选通数据
在I / O读取事务。另外， / IORD是活性
特别RETI交易和I / O心跳期间
周期在Z80协议的情况下。
/ IOWR
输入/输出写选
（输出，低电平有效，三
状态） 。这个信号用来选通数据进入peripher-
在I / O写入交易阿尔斯。
/ LMCS
低内存芯片选择（输出，
低电平有效，三
状态） 。读存储器时，这个信号被激活或
访问下por-时内存写入的事务
前16个字节内化的线性地址空间，
但前提是这个片选功能。
/MCS3-/MCS0
中档存储芯片选择（输出，
低电平有效，三态） 。这些信号被单独活性
内存中读取或写入数据时访问
的线性地址空间内的所述中间范围的部分
前16个字节。这些信号都可以单独启用
或禁用。
/ MRD
存储器读
（输出，低电平有效，三态） 。这
信号指示被寻址的存储器位置应该
所指定的/ BHEN放置在数据总线上的数据
和/ BLEN控制信号。 / MRD是从的末端活性
T1至T4年底内存中读取数据。
/ MSIZE
内存大小
（输入，低电平有效） 。这个输入端，从
被寻址的存储位置，表示如果是字的大小
（逻辑高电平）或字节大小（逻辑低） 。在后一种情况下，该
寻址存储器应连接到D15- D8
数据总线的一部分，和一个额外的存储器交易
灰将自动产生以完成一个字
大小的数据传输。
/水利部
存储器写
（输出，低电平有效，三态） 。这
信号指示被寻址的存储器位置应该
将数据存储在数据总线上，根据指定的/ BHEN
和/ BLEN控制信号。 / MWR距离的末端活性
直到T2 T4年底时内存写入的事务。
/ NMI
不可屏蔽中断
（输入，下降沿触发） 。
该输入具有更高的优先级高于可屏蔽中断
输入/ INT3 ， INT0 。
M
ICROPROCESSOR
/ RESET
RESET
（输入，低电平有效） 。该输入必须是
活性为至少五BUSCLK周期来初始化
在Z380 MPU 。中/ RESET的影响进行了详细的说明
在复位部。
/ TREFA
时序参考一
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T2的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可用于
控制地址多路复用器，用于一个DRAM接口或
在/ RAS信号更高的处理器时钟速率。
/ TREFC
时序参考
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T3的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可以用来作为
/ CAS信号DRAM访问。
/ TREFR
时序参考
（输出，低电平有效，三态） 。
该定时基准信号变为低，在T1的端部和
在内存的读取返回高点T4年底，
内存写入或刷新交易。它可以用来作为
/ RAS信号DRAM访问。
/ UMCS
高端内存芯片选择
（输出，低电平有效，三
状态） 。在一存储器读出的该信号被激活时，
存储器写，或者任选一刷新的交易时
访问的线性地址空间的最高部分
前16个字节内，但仅当该芯片选择
功能。
V
DD
电源。
这八个引脚进行电源
装置。它们必须从外部连接到相同的电压。
V
SS
地面上。
这八个引脚为接地参考
该设备。它们必须连接到相同的电压克斯特
应受。
/等待
等待
（输入，低电平有效） 。这个输入被采样
BUSCLK或IOCLK ，酌情插入等待状态
到当前的总线事务。
该空调和的Z380 MPU引脚特性
根据各种操作模式如表1所定义。
PS010001-0301
QQ：2881677436 复制
