位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第0页 > EMC646SP16JP-55LL > EMC646SP16JP-55LL PDF资料 > EMC646SP16JP-55LL PDF资料1第52页
初步
EMC646SP16J
4Mx16的CellularRAM
图41.突发写其次是突发读
t
CLK
CLK
V
IH
V
IL
t
SP
t
HD
有效
地址
t
SP
t
HD
有效
地址
A[21:0]
V
IH
V
IL
ADV ＃
V
IH
V
IL
t
SP
t
HD
t
SP
t
HD
t
CSP
t
HD
t
CBPH
注2
CE＃
V
IH
V
IL
t
CSP
t
OHZ
OE ＃
V
IH
V
IL
t
SP
t
HD
t
SP
t
HD
WE＃
V
IH
V
IL
LB ＃ / UB ＃
等待
DQ [15：0 ]
IN / OUT
V
IH
V
IL
V
OH
t
SP
t
HD
t
京东方
高-Z
高-Z
V
OL
V
IH
t
SP
t
HD
V
OH
t
ACLK
D1
D2
D3
V
OL
t
KOH
有效
产量
有效
产量
有效
产量
有效
产量
高-Z
V
IL
D0
高-Z
不在乎
注意：
突发写其次是突发读取1.非默认BCR设置：固定或可变延迟;延迟代码2 （ 3个时钟） ;等待低电平有效;
延迟期间等待断言。
2.刷新机会必须提供每个T
CEM
。刷新机会由任一下列两个条件满足：a ）主频CE ＃
高，或b ） CE＃高比15ns的时间更长。 CE＃可以留低爆READ和WRITE突发操作之间，但CE ＃必须保持不
低于T长
CEM
。看到突发中断图的情况下， CE ＃保持低电平脉冲串之间。
未定义
52
