位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1142页 > SN65LVDS302ZQER > SN65LVDS302ZQER PDF资料 > SN65LVDS302ZQER PDF资料1第13页
www.ti.com
SN65LVDS302
SLLS733B - 2006年6月 - 修订2007年2月
推荐工作条件
(1)
民
V
DD
V
DDPLLA
V
DDPLLD
V
DDLVDS
电源电压
测试设置见
图7
V
DDn中（PP）的
电源电压噪声幅度
50MHz的（所有用品）
f
CLK
≤
50MHz的; F（噪声） = 1Hz到2 GHz的
f
CLK
> 50MHz的; F（噪声） = 1Hz到1MHz的
f
CLK
> 50兆赫; F（噪声） > 1MHz的
T
A
工作自由空气的温度
1通道的接收模式，见
科幻gure 3
f
CLK “
输入像素时钟频率
2信道的接收模式，见
图4
三通道接收模式，见
图5
待机模式
(2)
见
图16
t
DUTCLK
|V
ID
|
V
ICM
V
ICM
CLK输入占空比
差分输入级
电压
输入电压共模范围
输入电压共模
所有SubLVDS之间的差异
输入
差分输入电压幅度
所有SubLVDS之间的差异
输入
输入上升和下降时间
输入的上升或下降时间不匹配
所有SubLVDS输入之间
高电平输入电压
低电平输入电压
RXEN输入脉冲的持续时间
输出负载电容
|V
D0+
-V
D0-
|, |V
D1+
-V
D1-
|, |V
D2+
-V
D2-
|,
|V
CLK +
-V
CLK-
|正常操作期间
接收或收购方式
待机模式
V
ICM （N ）
– V
ICM （M ）
以n = D0，D1 ，D2，或CLK
且m = D0， D1，D2或CLK
V
ID （N ）
– V
ID （M ）
以n = D0，D1 ，D2，或CLK
且m = D0， D1，D2或CLK
RXEN在VDD ;参见图6-2
t
R（ N）
– t
R（ M）的
和T
F（N ）
– t
F（ M）的
以n = D0，D1，
D2，或CLK和米= D0，D1 ，D2，或CLK
–100
35
70
0.6
0.9
×
V
DDLVDS
–100
100
mV
–10
10
%
800
100
ps
ps
D0 + ， D0 ， D1 + ， D1- ， D2 + ， D2- ， CLK +和CLK-
200
1.2
mV
V
–40
4
8
20
CLK +和CLK-
15
30
65
500
65
千赫
%
兆赫
100
100
40
85
°C
mV
1.65
典型值
1.8
最大
1.95
单位
V
V
ID
t
R / F
t
R / F
LS0 ， LS1 ， CPOL ， SWAP ， RXEN ， F / S
V
ICMOSH
V
ICMOSL
t
inRXEN
C
L
(1)
(2)
0.7×V
DD
0
10
10
V
DD
0.3×V
DD
V
V
s
pF
- [R [7：0 ] ，G [7：0 ]，B [ 7：0]时，VS ，HS， PCLK ， CPE
未使用的单端输入必须保持高电平或低电平，以防止它们飘浮。
PCLK输入频率低于500 kHz的力量SN65LVDS302进入待机模式。 500 kHz到3之间的输入频率
兆赫可以或可以不激活SN65LVDS302 。超过3 MHz的输入频率激活SN65LVDS302 。输入频率
500 kHz和4兆赫之间，不推荐，并能引起PLL的故障。
提交文档反馈
13
