W83176R-733/W83176G-733
双组DDR缓存用于VIA芯片组
7.4
7.5
寄存器8 17注册保留
斜步参考表
SKEW<2 ： 0>/<1 ： 0>
DELAY TIME （ PS ）
000
001
010
011
100
101
110
111
0
250
500
750
1000
1250
1500
1750
7.6
位
寄存器18：偏移控制（默认值： 88H ）
名字
PWD
描述
7
6
5
4
3
2
1
0
版权所有
DDRA_TSKEW<2>
DDRA_TSKEW<1>
DDRA_TSKEW<0>
版权所有
DDRA_CSKEW<2>
DDRA_CSKEW<1>
DDRA_CSKEW<0>
1
0
0
0
1
0
0
0
版权所有
与FB_OUTA真正的时钟DDRA真正的时钟输出
SKEW控制位
版权所有
与FB_OUTA真DDRA互补时钟输出
时钟偏移控制位
7.7
位
寄存器19：偏移控制（默认值： 80H ）
名字
PWD
描述
7
6
5
4
3
2
1
0
版权所有
DDRB_CSKEW<2>
DDRB_CSKEW<1>
DDRB_CSKEW<0>
FAOUT_SKEW<1>
FAOUT_SKEW<0>
FBOUT_SKEW<1>
FBOUT_SKEW<0>
1
0
0
0
0
0
0
0
版权所有
与FB_OUTB真DDRB互补时钟输出
时钟偏移控制位
与BUF_INA时钟FB_OUTA ， DDRA时钟输出
SKEW控制位
FB_OUTB ， DDRB时钟BUF_INB时钟输出
SKEW控制位
-5-
出版日期： 2006年3月
修订版1.0
