W83176R-733/W83176G-733
双组DDR缓存用于VIA芯片组
1.概述
该W83176R - 733是2.5V双行D.D.R.时钟缓冲器设计的威盛系统。 W83176R -733
可支持4 D.D.R. DRAM的DIMM 。
该W83176R - 733提供I
2
C串行总线接口编程寄存器来启用或禁用每个
时钟输出。该W83176R - 733接收的参考时钟输入，并可以运行在2.5V电源。
2.产品特点
低偏移输出（ < 100ps的）
两个反馈引脚同步对每个银行。
支持多达4 D.D.R.的DIMM
支持PC3200 D.D.R. SDRAM
I
2
C 2线串行接口，支持字节或块RW日期
48引脚SSOP封装
3.引脚配置
V D D 2 5
摹ND
FB _O ü T B
B ü F_ IN B
D D RB T 0的
D D RB C 0
D D RB牛逼1
D D RB的C 1
摹ND
V D D 2 5
DR AT0
DR AC 0
DR AT1
DR AC 1
摹ND
V D D 2 5
FB _O ü T A
BU F_I N A
DR AT2
DR AC 2
DR AT3
DR AC 3
V D D 2 5
摹ND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
V D D 2 0.5
摹ND
ê _O D D *
ê _E V简*
D D R BT 2
，D R BC 2
D D R BT 3
，D R BC 3
摹ND
V D D 2 0.5
DR AT4
DR AC 4
DR AT5
DR交流5
摹ND
V D D 2 0.5
D D R BT 4
，D R BC 4
D D R BT 5
，D R BC 5
V D D 2 0.5
摹ND
s的数据*
S Cl测定K *
* ：内部上拉电阻120K到VDD
-1-
出版日期： 2006年3月
修订版1.0
