W83176R-733/W83176G-733
双组DDR缓存用于VIA芯片组
6.电源引脚
针
引脚名称
描述
2,9,15,24,27,34,40,47
1,10,16,23,28,33,39,48
GND
VDD2.5
地
电源2.5V
7. I2C控制和状态寄存器
7.1
7.2
位
寄存器0 5寄存器保留
寄存器6：输出控制（ 1 =启用， 0 =禁用） （默认值： FFH ）
针无
PWD
描述
7
6
5
4
3
2
1
0
版权所有
17
36,35
38,37
21,22
20,19
13,14
11,12
1
1
1
1
1
1
1
1
版权所有
FB_OUTA输出控制
DDRA_T5 / C5输出控制
DDRA_T4 / C4输出控制
DDRA_T3 / C3输出控制
DDRA_T2 / C2输出控制
DDRA_T1 / C1输出控制
DDRA_T0 / C0输出控制
7.3
位
7
6
5
4
3
2
1
0
寄存器7 ：输出控制（ 1 =启用， 0 =禁用） （默认值： FFH ）
针无
版权所有
3
30,29
32,31
42,41
44,43
7,8
5,6
PWD
1
1
1
1
1
1
1
1
版权所有
FB_OUTB输出控制
DDRB_T5 / C5输出控制
DDRB_T4 / C4输出控制
DDRB_T3 / C3输出控制
DDRB_T2 / C2输出控制
DDRB_T1 / C1输出控制
DDRB_T0 / C0输出控制
描述
-4-
