W83176R-733/W83176G-733
双组DDR缓存用于VIA芯片组
5.引脚说明
缓存类型的符号
描述
IN
OUT
I / OD
*
输入
产量
双向脚，漏极开路
内部120kΩ拉
5.1
时钟功能引脚
针
引脚名称
TYPE
描述
18
BUF_INTA
IN
OUT
OUT
IN
OUT
OUT
银行A DDR缓存真参考时钟输入。
银行A DDR缓冲时钟差分对输出。
银行A DDR缓冲真反馈输出，专用于
外部反馈。
B组DDR缓冲真参考时钟输入。
B组DDR缓冲时钟差分对输出。
B组DDR缓冲真反馈输出，专用于
外部反馈。
36,35,38,37,2
DDRAT / C
1,22,20,19,14
[5:0]
,13,11,12
17
4
FB_OUTA
BUF_INTB
30,29,32,31,42,4
DDRBT /℃ [5：0 ]
1,44,43,7,8,5,6
3
FB_OUTB
5.2
控制信号引脚
针
引脚名称
TYPE
描述
26
25
SDATA *
SCLK *
I / OD
IN
我的串行数据
2
C 2线控制接口
内部上拉电阻120K到VDD2.5
我串行时钟
2
C 2线控制接口
内部上拉电阻120K到VDD2.5
OE_EVEN = 1启用， OE_EVEN = 0禁止，即使缓冲区
时钟输出对（ DDR0 ， 2,4 ），内部的上拉电阻
120K到VDD2.5
OE_ODD = 1启用， OE_ODD = 0禁止，奇缓冲区
时钟输出对（ DDR1 ，3，5 ），内部的上拉电阻
120K到VDD2.5
45
OE_EVEN *
IN
46
OE_ODD *
IN
-3-
出版日期： 2006年3月
修订版1.0
