位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1582页 > AD7262BCPZ-5-RL7 > AD7262BCPZ-5-RL7 PDF资料 > AD7262BCPZ-5-RL7 PDF资料1第30页
AD7262
应用提示
接地和布局
模拟和数字电源的AD7262 / AD7262-5是
独立，分别固定了，尽量减少接头
该装置的模拟和数字部分之间。该
印刷电路板（ PCB），用于容纳所述AD7262 / AD7262-5
应设计成使模拟和数字部分是
分离，并限制在电路板的一定区域内。这
设计有利于使用接地层，可以很容易地
分开。
为接地层提供最佳的屏蔽，最小
蚀刻技术通常是最好的。的所有五个AGND引脚
AD7262 / AD7262-5要沉没在AGND平面。数字
和模拟地应只在一个地方进行连接。如果
在AD7262 / AD7262-5是在一个系统中有多个器件
要求AGND至DGND连接，连接应
仍然可以在同一个点，一个星形接地点提出，应
建立尽可能接近到地面上的针脚
AD7262/AD7262-5.
避免了设备，因为这下方布设数字线路
噪声耦合至芯片。然而，模拟地平面
应允许在AD7262 / AD7262-5运行
避免噪声耦合。的电源线连接到AD7262 /
AD7262-5应使用尽可能大的走线，可以提供低
阻抗路径，并减小故障对电源的影响
供应线。
为了避免噪声辐射到电路板的其他部分，快
开关信号，如时钟，应该以数字屏蔽
地面和时钟信号不应该靠近模拟运行
输入。避免数字信号与模拟信号交叠。为了减少
内板的馈通效应，追溯对面
董事会双方应成直角彼此运行。一
微带线技术是最佳的方法，但并非总是可能的
用双面电路板。在该技术中，该组件
电路板的侧专用于接地层，而信号
布设在焊接侧。
良好的去耦也很重要。所有的模拟电源应
与10 μF的钽电容并联解耦
100 nF的电容到GND 。为了实现这些效果最佳
去耦元件，它们必须被放置在尽可能靠近
在设备上，最好是正对着该器件。 0.1 μF
电容应具有低等效串联电阻（ ESR）和
有效串联电感（ESI） ，如常见的陶瓷
类型或表面安装型。这些低ESR和ESI电容
提供一个低阻抗接地路径在高频率
处理瞬态电流，由于内部逻辑开关。
PCB设计指引LFCSP
在芯片级封装（CP- 48-1 ）的土地是矩形的。
PCB焊盘对于这些应比0.1毫米更长
包土地的长度和0.05毫米比包更广泛地
宽度，从而具有裸露焊盘的一部分。为了确保
该焊点尺寸被最大化，土地应
中心的垫。
在芯片规模封装的底部有一个散热片。该
在PCB上的热焊盘应至少一样大
裸露焊盘。在PCB上，应该有一个间隙的至少
和导热衬垫之间0.25毫米的内边缘
避免焊盘图案，以确保短路。
为了提高封装的散热性能，使用热
过孔在PCB上，将他们纳入在散热垫
间距为1.2 mm 。所述通孔直径应介于0.3毫米
和0.33毫米，并经由桶应镀1盎司
铜通孔堵塞。用户应连接在PCB热
垫AGND 。
第0版|页32 30
