位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1582页 > AD7262BCPZ-5-RL7 > AD7262BCPZ-5-RL7 PDF资料 > AD7262BCPZ-5-RL7 PDF资料1第27页
AD7262
校准
内部失调校准
的AD7262 / AD7262-5允许用户校准设备
胶印使用的CAL引脚。这是通过设置在CAL实现
销到高逻辑电平，从而启动一个校准上的下一个
CS下降沿。校准需要一个完整的转换
周期，它包含一个CS下降沿之后19个SCLK到
完整的。在CAL引脚可保持高不止一个
如果转换需要的话，和AD7262 / AD7262-5继续
校准。
在CAL引脚只能驱动为高电平，当CS引脚为高电平
或之后19 SCLK周期已经过去当CS为低（即，
转换之间） 。在CAL引脚必须驱动为高电平吨
12
ns
前CS变低。如果CS引脚变为低电平的T之前
12
有
过去时，校准结果是不准确的当前
转换，但是，前提是CAL引脚保持高电平，
随后的校准转换是正确的。如果CAL引脚
一个转换，即转换结果时设定为逻辑高状态
已损坏。
前提是CAL引脚一直保持高电平最低
中的一个转换，并且一旦吨
12
和T
11
一直坚持的
校准是19后的完整
th
SCLK的周期，以及在CAL
针可被驱动到逻辑低状态。下一个CS下降沿
之后， CAL引脚已驱动为低电平逻辑状态不启动
所述差分模拟输入信号为两者的转换
ADC A和B. ADC
或者，可以使用控制寄存器，以启动
偏移校准。这是通过设置在CAL位完成
控制寄存器为1，然后对下一个开始的校准
CS下降沿，但目前的转换已损坏。该
在AD7262模数转换器/ AD7262-5必须保持完全供电
向上完成内部校准。
在AD7262 / AD7262-5寄存器保存的偏移值，可以
可以由用户轻松访问（请参阅从寄存器读
部分） 。当该装置的校准，所述差分模拟
输入用于每个相应的ADC被短接在一起的内部
并进行转换。代表的数字代码
偏移被存储在内部的偏移量寄存器，以及随后的
转换结果该测量偏差删除。
当AD7262 / AD7262-5进行校准，该校准
存储在内部设备寄存器的结果是唯一的相关
对于在校准时选择特定的PGA增益。如果
PGA的增益改变时， AD7262 / AD7262-5必须
重新校准。如果该设备没有重新校准时， PGA增益
被改变时，偏移为前一个增益设置继续
从数字输出码，这可能会导致去除
不准确。
的偏移范围内，这可以被校准为，为± 128至少
显著位为1，最大失调电压增益，
可以校准，减少作为PGA的增益
增大。
表12详细描述了最大偏移电压，其可以是
由AD7262 / AD7262-5而不损害除去
提供数字输出代码范围。所述至少显著比特大小是
AV
CC
/2
位
，这是四千○九十六分之五或1.22毫伏的
AD7262/
AD7262-5 。的最大可移动的偏移电压是
由下式给出
±
128 LSB
×
1.22毫伏
收益
表12.偏置范围
收益
1
2
3
32
1
最大可移动偏移电压
± 156.16毫伏
± 78.08毫伏
± 52.053 mV的
-4.88毫伏
1
这是最大的可移动的偏移量PGA增益≥ 32 。
t
11
t
12
CAL
t
8
CS
t
2
SCLK
1
2
3
t
6
19
20
21
30
31
1
2
3
19
20
21
t
7
图36.校准时序图
第0版|第27页32
07606-036
