位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1582页 > AD7262BCPZ-5-RL7 > AD7262BCPZ-5-RL7 PDF资料 > AD7262BCPZ-5-RL7 PDF资料1第26页
AD7262
第一个数据位同步输出
ON THE 19
TH
下降沿
CS
第一个数据位READ
20
TH
上升沿
t
2
SCLK
1
2
3
4
5
18
19
20
21
22
29
30
31
t
8
t
4
D
OUT
A
三态
DB11
A
DB10
A
DB9
A
t
5
DB1
A
DB0
A
三
状态
三
状态
07606-033
D
OUT
B
三态
DB11
B
DB10
B
DB9
B
DB1
B
DB0
B
图33.串行接口时序图当20读取数据
th
瑞星SCLK边缘有40 MHz的SCLK
CS
SCLK
1
2
18
19
20
21
29
30
31
43
44
45
t
10
D
OUT
A
三态
DB13
A
DB12
A
DB1
A
DB0
A
DB13
B
DB12
B
DB1
B
DB0
B
三
状态
07606-034
图34.读取数据从一个D两个ADC
OUT
符合45个SCLK
第一个数据位主频
列于该边
CS
第一个数据位READ
在此边
t
8
t
2
t
6
2
3
4
5
18
19
20
21
29
30
31
1
SCLK
t
3
D
OUT
A
三态
DB11
A
t
7
t
4
DB10
A
DB9
A
t
5
DB1
A
t
9
DB0
A
t
安静
三
状态
三
状态
07606-035
D
OUT
B
三态
DB11
B
DB10
B
DB9
B
DB1
B
DB0
B
图35.串行接口时序图当一个缓慢的SCLK频率在SCLK下降沿读数据
第0版|第26页32
