位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第287页 > CY7C1316BV18 > CY7C1316BV18 PDF资料 > CY7C1316BV18 PDF资料4第7页
初步
引脚德网络nitions
（续）
引脚名称
CQ
I / O
OUTPUT-
时钟
OUTPUT-
时钟
输入
引脚说明
CY7C1316BV18
CY7C1916BV18
CY7C1318BV18
CY7C1320BV18
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在DDR -Ⅱ的输出时钟（C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
CQ参照相对于℃。
这是一个自由运行的时钟和同步到
在DDR -Ⅱ的输出时钟（C） 。在单时钟模式下， CQ相对于K的生成
定时反馈时钟显示在AC时序表。
输出阻抗匹配输入。
此输入用于调整器件输出至系统
数据总线阻抗。 CQ ，CQ，和Q
[x:0]
输出阻抗为0.2× RQ 。其中，RQ是
电阻ZQ与接地之间。另外，该引脚可直接连接到V
DD
,
这使得最小阻抗模式。此引脚不能直接连接到GND或
悬空。
DLL关闭，低电平有效。
此引脚连接到地将关闭该DLL在设备里。
在DLL中的定时关闭操作将与本数据表中列出的不同。
在此操作的更多细节可以在应用笔记中可以发现， “DLL运行在
QDR -II “。
TDO的JTAG 。
TCK引脚用于JTAG 。
TDI引脚用于JTAG 。
TMS引脚用于JTAG 。
未连接到模具上。
可连接到任何电压电平。
未连接到模具上。
可连接到任何电压电平。
未连接到模具上。
可连接到任何电压电平。
未连接到模具上。
可连接到任何电压电平。
未连接到模具上。
可连接到任何电压电平。
参考电压输入。
静态输入用于设置HSTL输入和输出的参考电平
以及交流测量点。
地面的装置。
CQ
ZQ
DOFF
输入
TDO
TCK
TDI
TMS
NC
NC/36M
NC/72M
NC/144M
NC/288M
V
REF
V
DD
V
SS
V
DDQ
产量
输入
输入
输入
不适用
不适用
不适用
不适用
不适用
输入 -
参考
地
电源
电源输入到该装置的核心。
电源
电源输入，用于该装置的输出。
读操作
该CY7C1318BV18内部组织为一个单一的阵列
1M X 18的访问都是突发的两个已完成
连续的18位数据字。读出操作是通过启动
主张R / W高和LD低处的上升沿
正输入时钟（K） 。地址提交地址
输入被存储在读取地址寄存器和所述至少
显著的地址位被提供给该数据串计数器。
该数据串计数器递增以线性方式的地址。
下面接下来的K时钟上升沿对应的18位字
从这个地址位置的数据被写入到Q
[17:0]
使用C作为输出定时基准。在随后的
的地址升起的C边的下一个18位数据字
由脉冲串计数器生成的位置被驱动到
Q
[17:0]
。所请求的数据会从日出有效的0.45 ns
在输出时钟的上升沿（ C或C ， K和K在单个时
时钟模式， 200 MHz和250 MHz器件） 。为了
保持内部逻辑，每次读访问必须被允许
来完成。读访问可以在每个上升沿启动
正向输入时钟（ K）的边缘。
读访问时没有选中，则CY7C1318BV18会
首先完成待处理读事务。同步
功能概述
该CY7C1316BV18 ， CY7C1916BV18 ， CY7C1318BV18和
CY7C1320BV18是同步流水线突发SRAM的
配备有DDR接口。
访问是在正输入的上升沿启动
时钟（ K） 。所有的同步输入定时是从参考
的输入时钟（K和K）和所有输出的定时的上升沿
为参考的输出时钟的上升沿（C / C或
K / K的单时钟模式下） 。
所有同步数据输入（D
[x:0]
）通过输入
由输入时钟的上升沿控制寄存器（K
和K） 。所有同步数据输出（Q
[x:0]
）通过
由输出的上升沿控制的输出寄存器
时钟（C / C或K / K在单时钟模式下） 。
所有的同步控制（ R / W ， LD ， BWS
[0:X]
）输入通
通过的上升沿控制的输入寄存器
输入时钟（K） 。
CY7C1318BV18在下面的章节中描述。该
相同的基本描述适用于CY7C1316BV18 ，
CY7C1916BV18和CY7C1320BV18 。
文件编号： 38-05621牧师**
分页： 24 7
