MPC970
使用板载晶体振荡器
在MPC970提供一个板载晶体振荡器
允许种子时钟generaytion以及最终分配。
板载振荡器是完全自包含的，使
唯一需要的外部元件是晶体。作为
振荡器是装载在其输入上有些敏感的
建议用户安装晶体尽可能靠近MPC970
尽可能避免任何板级寄生效应。为了方便
协同定位的表面贴装晶体的建议，但
不是必需的。此外，与具有较高分流晶体
电容，可能有必要将一个1K的电阻
在两个水晶的线索。
振荡电路是串联谐振电路作为
而不是更常用的并联谐振电路这一点，
省去了大板上的电容器。因为
的设计是一个串联谐振设计为最佳
频率精度的串联谐振晶体应使用
（请参阅下面的规格表） 。不幸的是大多数关闭
搁板的晶体，其特征在并联谐振模式。
但是并联谐振晶体物理没有什么不同
比串联谐振晶体，并联谐振晶体
只需一个晶振已特征及其并行
谐振模式。因此，在大多数情况下，一个并联
指定的晶体可与仅有的MPC970可以使用
由于实际的串联谐振频率较小的误差
频率的并联谐振指定的晶体。通常
在串联谐振模式下使用一个指定的平行晶
将表现出几百ppm的低振荡频率
小于指定值。对于大多数处理器
实现几百ppm的转化千赫
不准确，这并不代表主要问题的水平。
产生所需的输出频率为一个应用程序
它利用内部反馈的图8的框图
应该被使用。的P和M值的MPC970是
还包括在图8中M值可以在被发现
包括在此应用中部分结构的表。
FREF
相
探测器
LPF
VCO
÷P
÷N
Qn
÷m
+
FVCO ， FVCO
+
FQN · N· P
m
N
FREF
+
FQN · MN · P
FREF
m = 32
P = 1（ VCO_Sel ='1' ），2（ VCO_Sel '0' = ）
图8. PLL框图
为MPC970时钟驱动器，下面将提供一
例如，如何确定所需的晶体频率
对于一个给定的设计。
鉴于：
2x_PCLK = 200MHz的
PCLKEN位置= 100MHz的
BCLK
= 50MHz的
PCI_CLK = 25MHz的
VCO_SEL ='1'
FREF
表3.结晶规格
参数
水晶切割
共鸣
频率容差
频率/温度稳定性
工作范围
旁路电容
等效串联电阻（ESR ）
相关驱动电平
老化
价值
基频AT切
串联谐振*
±75ppm
在25℃下
±150pm
0至70℃
0至70℃
5–7pF
50 80Ω
100W
为5ppm /年（前3年）
+
FQN · MN · P
从表3可
PCI_CLK = VCO / 16则N = 16
or
PCLKEN位置= VCO / 4，则N = 4
从图8中
米= 32和P = 1的
FREF
·
16
+
25 · 32 · 1
+
或为12.5MHz 100 324 · 1
+
12.5MHz
*请参阅附带的文字串联与并联谐振
讨论。
在MPC970是将其设计成一时钟驱动器
生成具有可编程频率输出的关系
和不具有固定输入频率合成器。其结果
晶体的输入频率为期望的输出的函数
频率。为，它利用了外部反馈的设计
到PLL的晶体频率的选择是直
转发;简单地选择一个晶体，它等于在频率上
的反馈信号。要确定所要求的晶体
行车线路
在MPC970时钟驱动器是专为驱动高
速度信号在端接的传输线的环境。
以提供最佳的灵活性给用户的输出
司机被设计为具有最低阻抗
可能。与10Ω小于一个输出阻抗
驱动器可驱动并联或串联端接
传输线。有关传递更多信息，
线的读者可参考应用笔记AN1091中
时序解决方案手册（ BR1333 / D） 。
在大多数高性能时钟网络的点至点
的信号分配是选择的方法。在一个
点至点计划，无论是串联端接或并联
时序解决方案
BR1333 - 第六版
11
摩托罗拉
