XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
通过一个全局缓冲区到达IOB之前。这
消除了数据的保持时间要求的可能性
在外部引脚。在I1和I2信号退出块
可携无论是直接或登记的输入信号。
输出信号可被反相或不反相，并能
直接传递到垫或可以存储在一个边沿触发
触发器。任选地，输出使能信号可以被用来
放置输出缓冲器处于高阻抗状态， imple-
门庭三态输出或双向I / O 。在CON-
成形控制的输出（OUT）和输出使能
（OE）信号可被反相，和的压摆率
输出缓冲器可以减少到最小功率总线
瞬态开关非关键信号时。每
XC4000家庭的输出缓冲器能够下沉为12 mA ;
两个相邻的输出缓冲器可丝与运算外
沉高达24 mA的电流。在XC4000A和XC4000H
家庭，每个输出缓冲器可吸收24毫安。
有许多在其它可编程选项
IOB 。可编程的上拉和下拉电阻
搭售未使用的引脚到V有用
CC
或接地，以减少
功耗。提供独立的时钟信号
对于输入和输出寄存器;这些时钟可以
倒，要么产生下降沿或上升沿触发
复位此输出触发器。为是的情况下与CLB寄存器，一个
全局置位/复位信号，可用于设置或清除输入
和输出寄存器，每当复位净有效。
连接到IOB的嵌入式逻辑包含测试struc-
Tures的IEEE标准1149.1的boundary-兼容
扫描测试，可以容易芯片和板级测试。
可编程互连
所有的内部连接是由金属片
可编程开关点实现
所需的路由。不同的路由重新丰盈
源提供，实现高效自动化的路由。
路由选择信道的数目被缩放到的尺寸
阵列;即，其与阵列尺寸增加。
在上一代的LCA中，逻辑块的输入
分别位于该块的顶部，左侧和底部;
输出退出块上的权利，有利于左到右
数据流过装置。对于第三代
家庭， CLB的输入和输出被分布在所有
块的四个边，从而提供附加的路由使用灵活
性（图6） 。在一般情况下，在整个体系结构是更
对称和定期比前几代的，
并且更适合于既定的位置和
路由算法开发的传统掩蔽亲
编程门阵列设计。
主要有三种类型的互连，尊贵
他们的段的相对长度：单线条的长度，
双倍长度的线，和延绳。注意：所述的数
示于图6的布线通道和图9是用于插图
只有化的目的;路由信道的实际数
随数组的大小。路由方案设计
对于一般的最小电阻和电容
路由路径，从而导致显著性能improve-
求。
单长度线的水平和垂直网格
线相交处的每个块之间的开关矩阵。
图6示出了单个长度的互连线
压摆率
控制
被动
拉/
下拉
开关
矩阵
开关
矩阵
OE
D
OUT
Q
产量
卜FF器
F4
G1
PAD
C4
G4
YQ
Y
G3
倒装
拍击
C1
K
F1
CLB
产量
时钟
I
1
输入
卜FF器
I
2
Q D
倒装
触发器/
LATCH
C3
F3
XQ
F2
C2
G2
X
延迟
开关
矩阵
开关
矩阵
输入
时钟
X6073
X3242
图5. XC4000和XC4000A家庭
输入/输出模块
图6.典型的CLB连接到相邻
单线条的长度
2-14
