比较器，计数器，数据寄存器，解码器，式编码
器， I / O功能，锁存器，布尔函数， RAM和
ROM存储器块，多路复用器，移位寄存器，并
桶式移位器。
与宏设计是与设计一样方便
标准SSI / MSI功能。 “软宏'库CON-
tains的普通逻辑功能的详细说明，但
不包含任何分区或路由信息。
这些宏的性能依赖，因此，在
如何PPR软件处理的设计。相关法
放置宏（ RPM包） ，而另一方面，也包含预
确定分区和相对位置信息
化，导致对这些优化的实施
功能。用户可以创建自己的库元素 -
无论是软的宏或RPM - 基于宏和
标准库的基元。
X - BLOX是一个基于图形的高层次描述LAN-
瓜哥（ HDL） ，它允许设计者使用示意图
编辑器输入设计为一组通用的模块。 X轴
BLOX编译器优化模块为目标DE-
副架构，自动选择适当的
架构资源的每个功能。
在XACT设计环境支持DE-层次
签表项，顶层图纸确定的主要
的功能块，和较低级的描述德音响宁的
逻辑在每个块中。实现工具automati-
美云结合了设计的层次化元素。 Differ-
耳鼻喉科分层元件可以具有不同的指定
设计输入工具，允许使用最方便
输入方法的设计的各部分。
设计实现
该设计实现工具满足要求
用于自动设计过程。逻辑分区，块
布局和信号路由，包括设计
实施过程中，由分区执行的，
地点，路线规划（ PPR ） 。该分区的需要
从进入设计和逻辑映射逻辑进
在FPGA架构资源（如逻辑
块， I / O块，三态缓冲器，并且边缘解码器） 。
砂矿然后确定了最佳位置
块，这取决于它们的连接和所需的
性能。路由器终于连接放置块
在一起。在PPR算法导致的全自动
实施大多数设计的。然而，对于要求苛刻
应用中，用户可以行使不同程度的
控制自动化的实现过程。 OP-
倚重，用户指定的分区，布局和rout-
荷兰国际集团的信息可被指定为设计输入的一部分
流程。高度结构化设计的实现
可以从基本的布局规划技术大大受益
熟悉大型门阵列的设计。
该PPR计划包括XACT -性能，功能
它允许设计人员指定的时序要求
沿设计输入过程中整个路径。时序路径analy-
在PPR SIS程序，然后承认并适应
用户指定的要求。时序要求可
的形式直接与输入的示意
系统要求（如目标最小时钟
频率，或对数据的最大允许延迟
两个寄存器之间的路径）。因此，尽管每个定时
个人网是不可预测的（也不需要） ，在
该系统沿着整个信号的整体性能
路径会自动定制来匹配用户生成
特定连接的阳离子。
自动化的实现工具和传统
通过XACT设计编辑器（ XDE ） ，交互式图形 -
基于编辑器，它显示实际逻辑的模型和
FPGA中的布线资源。 XDE可以用来
直接查看由自动化工具所取得的成果。
修改可以使用XDE进行; XDE还执行
检查逻辑连接和可能的设计规则
违规行为。
设计验证
与普通掩蔽相关的高开发成本
可编程门阵列就必须大量仿真
化来验证设计。由于蒙面定制性质
门阵列，错误或最后一刻的设计变更可以 -
是不能容忍的。栅阵列设计人员必须模拟和
测试所有使用仿真软件逻辑和时序。仿真
化描述系统在最坏的情况下会发生什么
的情况。然而，仿真是繁琐和缓慢的，并且
仿真向量必须产生。几秒钟
系统时间可能需要几周来模拟。
可编程门阵列的用户，但是，可以使用IN-
电路调试技术，除了模拟。
由于Xilinx器件是可编程的，设计可以
在该系统中实时而不需要进行验证
大量的仿真向量。
在XACT开发系统同时支持模拟
而在电路调试技术。对于仿真，则
系统提取的布局后的时序信息
设计数据库。此数据可以被发送到
仿真验证设计的时序关键部分。
回注 - 映射时机的过程
信息反馈到的信号名称和符号
原理 - 简化了调试工作。
对于在线调试， XACT包括串口下载
和回读线（ XChecker ）连接设备
在通过一个RS232系统到PC或工作站
串行端口。工程师可以下载一个设计或
的设计修改成系统进行测试。设计师
也可以单步逻辑，阅读的内容
在设备上大量的触发器，并观察内部
逻辑电平。简单修改可以下载到
该系统在几分钟之内。
2-17
