XC4000 ， XC4000A ， XC4000H
逻辑单元阵列家族
产品说明
特点
描述
现场可编程门阵列的XC4000系列
（ FPGA）器件提供定制CMOS VLSI的好处，而
避免了初始成本，时间延迟，和一个固有的风险
常规的掩蔽门阵列。
在XC4000系列提供了一个定期的，灵活的，编程
可配置逻辑块的梅布尔架构（ CLB）是
由一个强大灵活的路由互连层次
资源，并包围编程的周边
序的输入/输出模块（IOB ） 。
XC4000 -系列器件具有宽厚的路由资源
容纳的最复杂的配线图案。
XC4000A设备降低了套布线资源，
足够用于其更小的尺寸。 XC4000H高I / O设备
保持相同的布线资源和CLB结构
在XC4000系列，而可用的I / O增加了将近一倍。
该设备通过加载配置数据定制
到内部存储器单元。该FPGA既可以积极
读取配置数据从外部串行或字节级的
并行PROM （主模式） ，或配置数据
可以写入到FPGA （从属和外围模式）。
在XC4000系列是由强大的，所谓的支持
绘制高级软件，涵盖了设计的各个方面：从
原理图输入，仿真，以自动闭塞占位
精神疾病和互连的路由，并最终创建
配置比特流。
由于赛灵思FPGA的可重新编程无限
的次数，就可以在新颖的设计中使用
其中，硬件是动态改变的，或者硬
器必须适应不同用户的应用程序。 FPGA的
是理想的缩短设计和开发周期，
但是他们也提供用于生产具有成本效益的解决方案
房价远远超出每月1000系统。
第三代现场可编程门阵列
–
–
–
–
–
–
–
–
丰富的触发器
灵活的函数发生器
芯片超高速RAM
专用高速行波进位电路
宽边解码器
互连线层次
内部三态总线能力
全球八大低偏移时钟或信号分配
网
灵活的阵列架构
- 可编程逻辑模块和I / O模块
- 可编程互连和广泛的解码器
亚微米CMOS工艺
- 高速逻辑和互联
低功耗
面向系统的特点
- IEEE 1149.1兼容的边界扫描逻辑支持
可编程输出摆率
- 可编程的输入上拉或下拉电阻
- 每个输出12 mA的灌电流（ XC4000系列）
- 每个输出24 mA的灌电流（ XC4000A和
XC4000H家庭）
通过加载二进制文件配置
- 无限的可重编程
- 六编程模式
XACT开发系统运行' 386 / 486型电脑上，
NEC PC ，阿波罗，太阳-4和惠普700
系列
- 接口来流行的设计环境中，如
Viewlogic系， Mentor Graphics和OrCAD的
- 全自动分区，布局和布线
- 交互式设计编辑器优化设计
- 288宏， 34硬宏， RAM / ROM编译
现场可编程门阵列的表1中XC4000家族
设备
APPR 。门数
CLB矩阵
个CLB数
触发器数量
最大输入解码
（每侧）
最大RAM位
IOB的数
XC4002A 4003 / 3A 4003H
2,000
8x8
64
256
24
2,048
64
件4004a 4005 / 5A 4005H
4006
4008
4010/10D 4013/13D 4020
10,000
20 x 20
400
1,120
60
12,800*
160
4025
3,000
3,000
4,000
5,000
5,000 6,000
8,000
10 x 10 10 x 10 12 x 12 14 x 14 14 x 14 16 x 16 18 x 18
100
100
144
196
196
256
324
360
200
480
616
392
768
936
30
30
36
42
42
48
54
3,200
80
3,200
160
4,608
96
6,272
112
6,272
192
8,192
128
10,368
144
13,000 20,000 25,000
24 x 24 28 x 28 32 x 32
576
784
1,024
1,536
2,016
2,560
72
84
96
18,432*
192
25,088
224
32,768
256
* XC4010D和XC4013D没有RAM
2-7
