XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
XACT的系统还包括XDelay ，静态定时
分析仪。 XDelay检查设计的逻辑和时序
计算沿信号路径的性能，确定POS-
sible竞态条件，并检测建立和保持时间
违规行为。时序分析器不要求用户
产生输入激励模式或测试向量。
摘要
八年的FPGA设计经验的结果，
从成千上万的客户，在XC4000系列的反馈
结合建筑的多功能性，片上RAM ，增加了
速度与栅与丰富的布线资源的复杂性
而新的，复杂的软件来实现全自动化
实施复杂的，高性能的设计。
多路复用器
4
13
m2-1e
m4-1e
m8-1e
m16-1e
注册
rd4r
rd8r
rd16r
移位寄存器
sr8ce
sr16re
RAM的
RAM 16X4
2
4
8
2
4
8
1
1
3
5
7400等效
‘138
‘139
‘147
‘148
‘150
‘151
‘152
‘153
‘154
‘157
‘158
‘160
‘161
‘162
‘163
‘164
‘165s
‘166
‘168
‘174
‘194
‘195
‘280
‘283
‘298
‘352
‘390
‘518
‘521
＃的CLB
5
2
5
6
5
3
3
2
16
2
2
5
6
8
8
4
9
5
7
3
5
3
3
8
2
2
3
3
3
桶式移位器
brlshft4
brlshft8
4位计数器
cd4ce
cd4cle
cd4rle
cb4ce
cb4cle
cb4re
8位和16位计数器
cb8ce
cb8re
cc16ce
cc16cle
cc16cled
身份比较
comp4
comp8
comp16
幅度比较
compm4
compm8
compm16
解码器
d2-4e
d3-8e
d4-16e
2
4
16
4
9
20
1
2
5
6
10
10
11
21
3
5
6
3
6
5
计数器命名的说明
CB =
CD -
cc =
d =
l =
x =
e =
r =
c =
二进制计数器
BCD计数器
级联二进制计数器
双向
加载
级联
时钟使能
同步复位
异步清零
图10. CLB计数选择XC4000软宏
2-18
