XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
主并行模式
高
or
低
TO DIN可选
菊花链式
LCA设备使用
不同的配置
到CCLK可选
菊花链式
LCA设备使用
不同的配置
...
...
...
...
...
EPROM
（ 8K ×8 ）
（或更大）
高校用户控制
订单PROM地址位
可用于选择
备选配置
+5 V
M0
M1
M2
CCLK
DOUT
A17
HDC
常规 -
用途
用户I / O
引脚
最不发达国家
RCLK
INIT
A16
A15
A14
A13
A12
其他
I / O引脚
.....
A11
A10
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
OE
CE
D7
D6
D5
D4
D3
D2
D1
D0
节目
节目
D7
D6
D5
D4
D3
D2
D1
D0
XC4000
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
DONE
8
数据总线
X3394
在主并行模式下，铅LCA设备直接AD-
礼服行业标准的字节宽度的EPROM和AC-
cepts八个数据位增量前右（或
递减）地址输出。
八个数据位是序列化领先LCA装置，
然后介绍了报头数据（以及所有数据
溢出DOUT引脚上领先的设备） 。有一个
1.5 CCLK周期内部延迟，上升CCLK后
缘，它接受一个字节的数据（和也改变了
EPROM的地址），直至落CCLK的边缘，使得
这个字节的LSB （ D0 ）出现在DOUT 。这意味着
DOUT上的下降沿CCLK的边缘改变，并且下一个
LCA设备的菊花链接受的数据之后，又
quent上升CCLK边缘。
如何推迟CON组fi guration上电后
有两种方法后加电延迟配置
达：将在程序的输入逻辑低或拉
双向INIT引脚为低电平，采用集电极开路（开路
漏）驱动程序。 （参见图20第2-29页） 。
低导程序输入是比较激进的AP-
proach ，并建议在电源崛起
时间过长或定义不清。只要程序
低， XC4000器件不断清除其配置
内存。当程序变高时， CON组fi guration
存储器清零一次，接着begin-
对CON组fi guration宁，提供的INIT输入不克斯特
应受举行低。需要注意的是低的程序输入
自动强制低的INIT输出。
2-36
