XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
主串行模式
给init可选的从销
XC4000 XC3000或设备共享
配置比特流
M0 M1
DOUT
M2
TO DIN可选
菊花链式
与不同LCA器件
CON连接gurations
到CCLK可选
菊花链式
与不同LCA器件
CON连接gurations
HDC
常规 -
用途
用户I / O
引脚
最不发达国家
INIT
其他
I / O引脚
到CCLK可选
具有相同SLAVE LCA器件
CON连接gurations
TO DIN可选
具有相同SLAVE LCA器件
CON连接gurations
+5 V
XC4000
节目
节目
DIN
CCLK
DONE
INIT
V
CC
V
PP
数据
级联
CLK
串行
CE内存
OE /复位
串行数据
CLK记忆
CE
OE /复位
XC17xx
首席执行官
（低电平复位XC17xx地址指针）
X6077
在主串行模式下，铅LCA的CCLK输出
设备驱动赛灵思串行PROM的饲料的LCA DIN
输入。在CCLK输出的每个上升沿递增
串行PROM内部地址计数器。这使下一个
数据位上的SPROM数据输出，连接到所述LCA
DIN引脚。铅LCA设备接受的这个数据
随后上升CCLK边缘。
然后引线的LCA装置呈现所述前导码数据
（以及溢出引线装置中的所有数据）就其DOUT
引脚。有1.5的CCLK的内部流水线延迟
周期，这意味着，DOUT上的下落改变
CCLK的边缘，并且在菊花链中下一个LCA装置
在接受随后的上升CCLK边缘数据。该
用户可以指定快速的ConfigRate ，其起始某处
其中，在第一帧中，增加了CCLK的频率
8倍， 0.5和1.25兆赫之间的一个值到一个
图4和10兆赫之间的值。请注意，大多数串行
PROM不是与这种高频率的兼容。
该SPROM CE输入可以从最不发达国家和驱动
DONE 。用最不发达国家避免了潜在的争用DIN
脚，如果这个引脚配置为用户I / O ，但最不发达国家则是
限制为一个永久地高用户输出。运用
DONE也可避免在DIN争，所提供的
被调用的早期完成选项。
如何推迟CON组fi guration上电后
有两种方法后加电延迟配置
达：将在程序的输入逻辑低或拉
双向INIT引脚为低电平，采用集电极开路（开路
漏）驱动程序。 （参见图20第2-29页。 ）
低导程序输入是比较激进的AP-
proach ，并建议在电源崛起
时间过长或定义不清。只要程序
低， XC4000器件不断清除其配置
内存。当程序变高时， CON组fi guration
存储器清零一次，接着begin-
对CON组fi guration宁，提供的INIT输入不克斯特
应受举行低。需要注意的是低的程序输入
自动强制低的INIT输出。
采用集电极开路或漏极开路驱动器来保存INIT
低结构的开始之前，使LCA
设备等待后，已经完成了配置
内存清除操作。当INIT不再持有低
2-32
