位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第941页 > HYB25D256800CF-6 > HYB25D256800CF-6 PDF资料 > HYB25D256800CF-6 PDF资料1第52页
HYB25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
功能说明
最大DQSS
T1
CK
CK
命令
写
NOP
NOP
NOP
PRE
NOP
T2
T3
T4
T5
T6
t
WR
地址
BA A，列B
BA （一个或全部）
t
DQSS
（最大）
的DQ
DQ
DM
DI -B
2
t
RP
3
3
1
1
最低DQSS
T1
CK
CK
命令
写
NOP
NOP
NOP
PRE
NOP
T2
T3
T4
T5
T6
t
WR
地址
BA A，列B
BA （一个或全部）
t
DQSS
（分钟）
的DQ
DQ
DM
DI -B
2
t
RP
3
3
1
1
DI A-B =为银行， B列数据。
一个中断的脉冲串被示出， 2个数据元素被写入。
在数据1后续元素在下面的DI AB编程的顺序应用。
t
WR
从第一正CK边缘引用在一对的最后期望的数据之后。
在预充电命令掩模在突发中的最后2个数据元素，对于脉冲串长度= 8 。
A10为低使用写命令（自动预充电禁用） 。
1 =可以是不关心的4编程突发长度。
2 =对于4编程突发长度， DQS变得不在乎这一点。
3 =这些位被错误地写入到存储器阵列，如果DM为低。
不在乎
图27
写入预充电：中断（突发长度= 4或8 ）
数据表
52
修订版1.6 ， 2004-12
