位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第609页 > HYB25D256800CL-6 > HYB25D256800CL-6 PDF资料 > HYB25D256800CL-6 PDF资料1第50页
HYB25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
功能说明
T1
CK
CK
命令
写
T2
T3
T4
T5
T6
NOP
NOP
NOP
读
NOP
t
WTR
地址
BAA ，列B
BAA ， COL
t
DQSS
（ NOM ）
的DQ
DQ
DM
DI -B
CL = 2
1
1
DI A-B =为银行， B列数据。
一个中断的脉冲串被显示， 4个数据元素被写入。
在数据3后续元素被应用在以下DI AB编程的顺序。
t
WTR
从第一正CK边缘引用在一对的最后期望的数据之后。
Read指令掩模在突发中的最后2个数据元素。
A10为低使用写命令（自动预充电禁用） 。
读取和写入命令不一定是同一家银行。
1 =这些位被错误地写入到存储器阵列，如果DM为低。
不在乎
图25
写阅读：标称DQSS ，中断（ CAS延时= 2 ，突发长度= 8 ）
数据表
50
修订版1.6 ， 2004-12
