飞利浦半导体
产品数据
25-400 MHz差分PECL时钟发生器
PCK12429
电源滤波
该PCK12429是一个模拟/数字混合产物，因此它
表现出一些敏感的不一定会看到一个
全数字化的产品。模拟电路自然是容易
随机噪声，特别是如果这种噪声被认为是在电源
销。该PCK12429提供独立的电源为
数字电路（V
CC
）和内部PLL （ PLL_V
CC
）该装置。
这种设计技术的目的是尝试和分离高
从相对敏感的内部开关噪声的数字输出
模拟锁相环。在受控制的环境中，例如一个
评估板，此层隔离就足够了。然而，在一个
数字系统环境中是比较困难的，以尽量减少
电源上的噪音，隔离的第二电平可以是
所需。隔离的最简单的形式是在一个电源滤波器
在PLL_V
CC
引脚的PCK12429 。
图3示出了典型的电源滤波器方案。该
PCK12429是最容易受到噪声的频谱内容
1 kHz到2 MHz的范围内。极点配置的一个不错的选择应该是
接近32千赫。因此，过滤器的设计应瞄准这一
范围内。需要的关键参数在最终过滤器来满足
设计是，将在V之间可见的直流电压降
CC
电源和PLL_V
CC
引脚PCK12429的。从数据表
在我
PLL_VCC
电流（通过PLL_V源的当前
CC
针）
通常15毫安（最大20 mA ） ，假定一个最小的
3.0V，必须保持对PLL_V
CC
销，很少的直流电压
降是可以容忍的，当3.3 V V
CC
供应被使用。电阻
在图3中所示，必须具有10-15的电阻
为满足
电压降的标准。图为将提供宽带RC滤波器
噪声的频谱衰减1 ：大约100过滤器
含量为20 kHz以上。作为噪声频率跨过系列
单个电容的谐振点，其整体阻抗
开始寻找感性，因而随着增加
频率。所示的并联电容的组合确保了
低阻抗的接地路径存在频率远高于
带宽的锁相环。
电阻/电容滤波会更便宜，更容易实现，而
提供电源滤波适当水平。
该PCK12429提供亚纳秒输出边沿速率和
因此，一个好的电源旁路方案是必须的。图4
显示该PCK12429一个代表电路板布局。存在
许多不同的潜在主板布局和图片中显示的却是
1 。布局的图4中的重要的方面是低
V之间的连接阻抗
CC
和GND的旁路
电容器。结合质量好的通用贴片电容
具有良好的PCB布局技术将产生有效的电容
共振频率足够以提供瞬时
开关电流为PCK12429输出。当务之急是低
电感片式电容器使用;同样重要的是，该
电路板布局并没有引进回所有已保存的电感
使用无铅电容器。之间的互连薄痕迹
电容器，应当避免电源面和多个大
过孔应使用扳平电容埋电源层。
脂肪互联和大孔将有助于减少引起的布局
电感，从而最大化的串联谐振点
旁路电容。
R1
1
C3
C2
XTAL
3.3 V
3.3 V
R
S
= 10–15
PLL_V
CC
0.01
F
22
F
L = 1000
H
R = 15
对于PCK12429图4. PCB板布局
注意，虚线环绕的晶体振荡器连接到所述
装置。该振荡器是一个串联谐振电路和电压
遍及晶体振幅相对较小。至关重要的是，
没有积极的信号切换晶体下方穿过，串扰
能量耦合到这些线路可能显著影响的抖动
该设备。特别要注意向的布局
晶体，以确保一个稳定的，无抖动的晶体之间的界面
和板载振荡器。
虽然PCK12429有几个设计特点，以尽量减少
易患电源噪声（隔离电源和地
和全差分PLL），可能还有在其中的应用程序
的整体性能受到由于系统电源下降
噪声。在此讨论的电源滤波和旁路方案
段应足以消除电源噪声相关
问题，在大多数设计中。
PCK12429
V
CC
SW00745
图3.电源滤波器
衰减的更高水平可以通过更换来实现
电阻器与适当值的电感。图3示出
1000
H
呛，这个值扼流圈将呈现显著阻抗
在10千赫以上的频率。因为电流消耗的和
必须保持在PLL_V的电压
CC
销，低直流
电阻电感器是必需的（小于15
).
一般来说，
2002年6月03
9
R1 = 10–15
C1 = 0.01
F
C2 = 22
F
C3 = 0.1
F
C1
C1
= VCC
= GND
=通过
SW00746
