飞利浦半导体
产品数据
25-400 MHz差分PECL时钟发生器
PCK12429
框图
+3.3 V
DIV 16
1兆赫
F
REF
PLL_V
CC
相
探测器
+3.3 V
VCO
XTAL1
16兆赫
OSC
XTAL2
9位DIV M
计数器
DIV
(1, 2, 4, 8)
V
CC0
F
OUT
F
OUT
200–400
兆赫
OE
TEST
LATCH
LATCH
S_LOAD
P_LOAD
0
1
0
1
LATCH
N[1:0]
3-BIT
SR
0 0
0 1
1 0
1 1
输出部
1
2
4
8
S-DATA
S_CLOCK
V
CC1
9-BIT
SR
2-BIT
SR
9
+3.3 V
M[8:0]
2
N[1:0]
SW00728
编程接口
编程该设备达，以正确地如何配置其内部
分压器产生在输出所希望的频率。输出
频率可以由如下公式来表示：
F
OUT
= (F
XTAL
÷
16)
×
M
÷
N
(1)
其中f
XTAL
是晶体频率， M是环路除法器模量，
和N是输出分频器模量。注意，有可能选择
的M值，使得PLL无法达到环锁。对
避免这种情况，始终确保M被选择为200
≤
M
≤
400
对于一个16 MHz的输入参考。
假设一个16MHz的基准频率被使用，在上述
公式简化为：
F
OUT
= M
÷
N
代的4值N（ 1 ，2，4 ，或8） ，得到：
F
OUT
= M，F
OUT
= M
÷
2,
F
OUT
= M
÷
4和F
OUT
= M
÷
8
200
≤
M
≤
400
用户可以识别正确的M和N值所需的
频率从上面的等式。四个输出频率
由N个建立范围是200-400兆赫， 100-200兆赫，
50-100兆赫，并分别25-50兆赫。从这些范围内的
用户将建立N值所需的，男的，那么值
根据上述合适的公式来计算。为
例如，如果在131 MHz的输出频率被需要，该
将采取以下步骤来确定合适的M和N
值。 131兆赫落入频率范围由一个N值设置内
2002年6月03
5
2所以N [ 1：0] = 01。对于N = 2 F
OUT
= M
÷
2和M = 2的
×
F
OUT
.
因此，M = 131
×
2 = 262 ，所以M [ 8 ：0] = 100000110.在此之后
相同的过程，用户可以生成所希望的任何全频
在25和400兆赫。注意，对于N
≥
2分数值
F
OUT
可以实现的。可编程频率的大小
步骤（和小数输出频率从而指示器
实现）将等于到F
XTAL
÷
16
÷
N.
对于超过16兆赫，所述一组其它的输入基准频率
适当的公式可以推导出公式1.对于
计算机应用另一种有用的频率基础是
16.666兆赫。从这个基准，可以生成一个家族的
输出频率在33.333 MHz的PCI时钟的整数倍。作为一个
例如，为了生成从16.666兆赫133.333 MHz时钟
参考，以下M和N的值将被使用：
F
OUT
= 16.666
÷
16
×
M
÷
N = 1.041625
×
M
÷
N
设N = 2， M = 256 ，
F
OUT
= 1.041625
×
256
÷
2 = 133.328兆赫
对于M值落在锁相环稳定性设置的限制内，
因此， N [ 1： 0] = 01和M [8： 0] = 100000000如果M的值落在
的的有效范围内外面一个不同的N值会被选定的到请尝试
移动至M在适当的方向。
所述M和N的计数器可以通过并行或装载
串行接口。并行接口经由P_LOAD控制
信号，使得从低到高的过渡将锁定信息
本的M [ 8：0]和N [ 1：0]输入到M和N计数器。
当P_LOAD信号为低电平的输入锁存器将
透明的M的任何变化[ 8：0]和N [1：0 ]输入，将
