位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第636页 > MPC755BPX300LE > MPC755BPX300LE PDF资料 > MPC755BPX300LE PDF资料1第5页
特点
- 四周期的延迟，两个周期的吞吐量，双精度乘加
系统单元
- 执行CR逻辑指令及其他系统的说明
- 特殊寄存器传输指令
加载/存储单元
- 单周期加载或存储高速缓存访问（字节，半字，字，双字）
- 有效地址生成
- 在未命中命中（一个未命中）
- 在双字边界单周期对齐访问
- 对齐，零填充，符号扩展为整数寄存器文件
- 浮点内部格式转换（定位，归一化）
- 排序的加载/存储倍数和字符串操作
- 存储聚会
- Cache和指令TLB
- BIG-和little-endian字节寻址支持
1级高速缓存结构
- 32K ， 32字节的行， 8路组相联指令高速缓存（ IL 1 ）
- 32K ， 32字节的行， 8路组相联数据缓存（ DL1 ）
- 缓存锁定为指令和数据高速缓存，选择由组的方式
- 单周期的高速缓存访问
- 伪最近最少使用（ PLRU ）更换
- 复制回或直写式高速缓存的数据（在页面上按页）
- MEI数据高速缓存一致性维护硬件
- 非阻塞指令和数据高速缓存（一个优秀的下命中小姐）
- 指令高速缓冲存储器的任何窥探
二级（L2 ）高速缓存接口（未在MPC745实现）
- 内部L2高速缓存控制器和标签;外部数据的SRAM
- 256K ， 512K和1兆字节的两路组相联的二级缓存的支持
- 复制回或直写式高速缓存的数据（以页为单位，或所有L2）
- 指令-only模式和数据-only模式
- 64字节（ 256K / 512K ）或128字节（ 1M）扇形线大小
- 支持流过（寄存器缓冲）同步BurstRAMs ，流水线（登记注册）
同步BurstRAMs （ 3-1-1-1或4-1-1-1 strobeless ）和流水线（注册登记）后写入
同步BurstRAMs
- 可配置的L2高速缓存，私有内存，或拆分缓存/专用内存
- 支持÷ 1 ， ÷ 1.5 ÷ 2 ÷ 2.5和÷ 3芯到L2频率除数
- 64位的数据总线
- 2.5和3.3 V可选接口电压
MPC755 RISC微处理器硬件规格，版本6.1
飞思卡尔半导体公司
5
