位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第192页 > EVAL-ADAU1446EBZ > EVAL-ADAU1446EBZ PDF资料 > EVAL-ADAU1446EBZ PDF资料1第32页
ADAU1442/ADAU1445/ADAU1446
表19.配置标准音频数据格式
格式
I
2
S
（图22）
左对齐
（图23）
右对齐
（图24）
与TDM时钟
（图25）
TDM与脉冲
（图26）
LRCLK极性
帧开始的
下降沿
帧开始的
上升沿
帧开始的
上升沿
帧开始的
下降沿
帧开始的
上升沿
LRCLK类型
时钟
时钟
时钟
时钟
脉冲
BCLK极性
数据的变化在下降沿
数据的变化在下降沿
数据的变化在下降沿
数据的变化在下降沿
数据的变化在下降沿
MSB位
1 BCLK从LRCLKx边缘延迟
对准LRCLKx边缘
8 ，12，或16 BCLKs从LRCLKx边缘延迟
1 BCLK从帧时钟的延迟启动
1 BCLK从帧时钟的延迟启动
串行
输入
模式
串行
产量
模式
SDATA_IN0
SDATA_IN1
SDATA_IN2
SDATA_IN3
SDATA_IN4
SDATA_IN5
SDATA_IN6
SDATA_IN7
SDATA_IN8
串行
输入
端口
(×9)
DSP核心
和
农场
串行
产量
端口
(×9)
SDATA_OUT0
SDATA_OUT1
SDATA_OUT2
SDATA_OUT3
SDATA_OUT4
SDATA_OUT5
SDATA_OUT6
SDATA_OUT7
SDATA_OUT8
18:2
(×9)
0
1
2
3
4
5
6
7
8
输入
时钟域
选择器
产量
时钟域
选择器
3
4
5
18:2
(×9)
6
7
8
9
10 11
4:2
4:2
4:2
4:2
4:2
4:2
时钟垫
多路复用器
9至11
2
2
2
0-2
2
2
2
3至8个
2
2
2
2
2
2
BCLK0/LRCLK0
BCLK1/LRCLK1
BCLK2/LRCLK2
BCLK10/LRCLK10
BCLK11/LRCLK11
BCLK4/LRCLK4
BCLK6/LRCLK6
BCLK8/LRCLK8
BCLK3/LRCLK3
BCLK5/LRCLK5
BCLK7/LRCLK7
BCLK9/LRCLK9
专用
输入
时钟域
(×3)
转让
输入/输出
域
(×6)
专用
产量
时钟域
(×3)
串行数据输入/输出端口图21.概述
版本C | 32页92
07696-030
