位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第695页 > EVAL-ADAU1442EBZ > EVAL-ADAU1442EBZ PDF资料 > EVAL-ADAU1442EBZ PDF资料1第29页
ADAU1442/ADAU1445/ADAU1446
SPI端口
默认情况下， ADAU1442 / ADAU1445 / ADAU1446是我
2
C
模式，但这些部件可以被放入SPI控制模式通过拉
CLATCH低三倍。每个低脉冲应具有最小的
持续时间为20纳秒，并且脉冲应在之间的延迟
至少20纳秒。
SPI端口使用4线接口，包括CLATCH的，
CCLK ， CDATA和COUT信号。该CLATCH信号变
低在事务的开始和高点的结束
交易。在CCLK信号锁存CDATA在低到高
过渡。 COUT数据被移出ADAU1442的/
上CCLK和应的下降沿ADAU1445 / ADAU1446
被移入一个接收设备，诸如微控制器，上
下一个CCLK下降沿（上升沿是可能的，如果吨
COV
定时
满足） 。 CDATA的信号承载串行输入数据，并且
COUT信号是串行输出的数据。 COUT信号处于
三态，直到读出操作被请求。这使得
其它SPI兼容外设共享同一回读
线。所有SPI的交易都呈现相同的字序
在表15中（参见图4为一个SPI端口时序图） 。所有
写入的数据应该是MSB优先。
允许两个ADAU1442 / ADAU1445 / ADAU1446设备共享
一个CLATCH信号，但仍然独立运作。当ADDR0是
低，芯片地址为0000000 ;当ADDR0为高电平时，地址
是0000001.最低位的第一个字节决定是否SPI
交易是一个读（逻辑电平1 ）或写（逻辑电平0 ） 。
用户可以与集成电路通信与多达5锁存
通过使用在所述USBI通信信道列表中的信号
SigmaStudio中的硬件配置标签。
子地址
16位的子地址字被解码成一个位置中的一个
的存储器或寄存器。此子地址的位置
适当的内存位置或寄存器。
数据字节
的数据字节数根据不同登记
或者正在访问的内存。在突发写入模式下，初始
子地址给定，随后通过连续的数据序列
连续存储器或寄存器位置。
一个SPI写操作的示例时序图
参数RAM示于图19，采样定时
一个SPI的图读操作示于图20 。
COUT引脚变为三态，以在开始驱动
字节3。在该示例中，字节0到字节2包含地址
与R / W位，和后续字节中携带的数据。
芯片地址R / W
SPI处理的第一个字节包含7位芯片地址
和R / W位。该芯片的地址是由ADDR0销设置的。这
表15.通用控制字序列
BYTE 0
芯片的地址[6： 0]，读/写
1
1个字节
子地址[15：8 ]
2字节
子地址[7：0 ]
BYTE 3
数据
4个字节
1
数据
继续数据的结束。
CLATCH
CCLK
CDATA
BYTE 0
1个字节
2字节
BYTE 3
图19. SPI写时钟（单写模式）
CLATCH
CCLK
CDATA
BYTE 0
1个字节
2字节
COUT
数据
数据
图20. SPI读时钟（单读模式）
版本C | 29页92
07696-020
高-Z
高-Z
07696-019
