数据表
抖动注意事项
高速，高分辨率ADC对的质量非常敏感
时钟输入。在一个给定的输入频率的SNR的劣化
(f
A
） ，只有孔径抖动是由于（T
J
）由下式表示
AD9681
功耗和省电模式
如图48所示，功率耗散由
AD9681
is
正比于它的采样速率，并且可以被设置为其中一个数
通过寄存器0x100的省电模式，位[ 2 ： 0 ] 。
0.9
1
SNR恶化
= 20日志
10
2
f
t
J
A
整机功率（ W）
0.8
125MSPS
环境
0.7
105MSPS
环境
80MSPS
环境
65MSPS
环境
50MSPS
环境
40MSPS
环境
20MSPS
环境
30
50
70
90
110
130
11537-071
在此公式中，均方根孔径抖动表示根总和
广场的所有抖动源，包括时钟输入，模拟输入
信号和ADC孔径抖动规格。中频欠
应用是特别敏感的抖动（参见图47）。
130
120
110
100
SNR（ dB）的
0.6
均方根时钟抖动要求
0.5
0.4
16位
14位
12位
10位
8位
0.125ps
0.25ps
0.5ps
1.0ps
2.0ps
10
100
模拟输入频率（MHz）
1000
11537-070
90
80
70
60
50
40
30
1
0.3
10
采样率（ MSPS ）
图48.总功率与F
样品
适用于F
IN
= 9.7兆赫
图47.理想的信噪比与输入频率和抖动
该
AD9681
通过SPI置于关断模式下无论是
端口或通过触发PDWN引脚为高电平。在此状态下，ADC
典型功耗为2毫瓦。在掉电时，输出驱动器
被置于高阻抗状态。断言PDWN引脚
低回报的
AD9681
到它的正常操作模式。记
该PDWN被引用到数字输出驱动电源
（ DRVDD ） ，不应超过电源电压。
在掉电模式下的低功耗是实现
关闭基准电压，基准电压缓冲器，偏置网络，
和时钟。内部电容放电时的
器件进入掉电模式，然后必须重新充电
当返回到正常操作状态。因此，唤醒时间
涉及到在掉电模式下所用的时间，短
掉电周期导致按比例较短的唤醒
次。当使用SPI端口接口，用户可以将
ADC在掉电模式或待机模式。待机模式
允许用户保持内部基准电压电路供电的
当更快的唤醒时间是必需的。看到内存映射
一节有关使用这些功能的更多细节。
把时钟输入作为的情况下光圈模拟信号
抖动可能影响的动态范围
AD9681.
分离
从ADC输出驱动器提供时钟驱动器电源
为了避免混入数字噪声时钟信号。低抖动，
晶体控制振荡器是优秀的时钟源。如果另一
源的类型产生时钟（通过门控，分度，或另一种
法） ，确保它是由原始时钟的重新定时
最后一个步骤。
见
AN- 501应用笔记，
光圈和不确定性
ADC系统性能，
和
AN- 756应用笔记，
采样系统以及时钟相位噪声和抖动的影响，
对于更多的有关抖动性能，因为它的深度信息
涉及到的ADC 。
版本A |第23页40
