数据表
工作原理
该
AD9681
是一个多级，流水线ADC 。每个阶段
提供足够的重叠，以校正在闪速错误
前级。各个级的量化输出是
组合成一个最终的14位的结果，在数字校正
逻辑。串行器发送这个转换后的数据中的16位
输出。流水线结构允许第一级到
用一个新的输入采样进行操作，而其余的阶段
操作与前面的样本。采样发生在上升
在时钟的边缘。
每个阶段的管道，但不包括最后一个，包括一个低
连接到一个开关电容器DAC分辨率快闪型ADC
和一个级间余量放大器（例如，乘法
数字 - 模拟转换器（MDAC ））。余量放大器
放大重构DAC输出之间的差
和闪光灯的输入，用于流水线的下一个阶段。一个位
冗余用在每一阶段以促进数字校正
闪光的错误。最后一级仅由一个Flash型ADC 。
输出级模块能够实现数据对齐，纠正错误，
在将数据传递到输出缓冲器。然后，数据被串行化
并对准到帧和数据时钟。
AD9681
的驱动源的输出级。此外，低Q值电感
或铁氧体磁珠可被放置在输入的每个腿，以减少
高差分电容在模拟输入端，并因此
实现ADC的最大带宽。这种使用的低
Q电感或铁氧体磁珠驱动器时，需要
在高IF频率的前端。放置或者差动电容器
或输入端上的两个单端电容，以提供匹配的
无源网络。该结构最终将创建一个低通
滤波器的输入端，以限制不需要的宽带噪声。见
AN- 742应用笔记，
频域响应
开关电容ADC ;
该
AN- 827应用笔记，
A
接口的匹配方法放大器，以开关式
电容ADC ;
和
模拟对话
文章“变压
加上前端宽带A / D转换器“
（第39卷，
2005年4月），了解更多信息。在一般情况下，精确的值
会发生变化，这取决于应用。
输入共模
的模拟输入
AD9681
无内部直流偏置。
因此，在交流耦合的应用程序时，用户必须提供
这种偏见在外部。为了获得最佳性能，设置设备等等
即V
CM
= AVDD / 2 。然而，该装置能够在一
较宽的范围内具有合理的性能，如图36 。
一个片上，共模电压的参考被包括在
设计和可在VCMX销。解耦VCMX销
接地使用0.1 μF的电容，在应用程序描述
信息部分。
最大SNR性能由ADC设置为实现
跨度最大差分配置中。中的情况下
AD9681,
最大可用输入范围为2 V P-P 。
100
90
SFDR （ DBC）
模拟输入考虑
模拟输入到
AD9681
是一个差分开关
电容器电路设计用于处理差分输入信号。
该电路可支持宽共模范围，同时
保持优良的性能。通过使用输入共
中间电源的电压模式中，用户可以最小化信号依赖
错误和实现最佳性能。
H
VIN+x1,
VIN+x2
C
PAR
C
样品
S
S
S
S
H
80
SNR / SFDR （ dBFS的/ DBC）
70
60
50
40
30
20
0.5
SNR （ dBFS的）
VIN–x1,
VIN–x2
C
样品
C
PAR
H
H
11537-051
图35.开关电容输入电路
时钟信号交替地切换之间的输入电路
采样模式和保持模式（参见图35） 。当输入
电路切换到采样模式时，信号源必须是
可充电的电容器的样品和解决中
二分之一的一个时钟周期。一个小电阻，串联各
输入，可以帮助减少注入的峰值瞬态电流
0.7
0.9
V
CM
(V)
1.1
1.3
图36. SNR / SFDR主场迎战共模电压;
f
IN
= 9.7兆赫，女
样品
= 125 MSPS
版本A |第19页40
11537-052
