数据表
如果的内部参考
AD9681
用于驱动多
转换器，以提高增益的匹配，该引用的加载
通过其他转换器必须予以考虑。图40示出了
如何内部基准电压由负载的影响。
0
–0.5
–1.0
–1.5
内部V
REF
= 1V
AD9681
时钟输入注意事项
为了获得最佳性能，时钟的
AD9681
采样时钟
输入端， CLK +和CLK- ，用的差分信号。信号
通常是交流耦合到通过的CLK +和CLK-引脚
变压器或电容器。这些引脚内部偏置
（参见图28） ，并且不需要外部偏置。
时钟输入选项
该
AD9681
具有灵活的时钟输入结构。的时钟输入端
可以是一个CMOS， LVDS ，LVPECL或正弦波信号。无论
的正在使用的信号的类型，时钟源的抖动是极其的
关注，如抖动考虑部分所述。
图42和图43显示了两个首选方法计时
该
AD9681
高达1 GHz的内部之前的（时钟速率
时钟分频器） 。低抖动时钟源从单转换
使用任一个RF变压器端信号的差分信号
或RF平衡 - 不平衡变换器。
被推荐用于时钟频率的射频平衡不平衡转换器配置
从125兆赫到1千兆赫，并且RF变压器，建议
从10兆赫至200兆赫的时钟频率。反平行
跨接在变压器/平衡 - 不平衡变换器次级绕组的肖特基二极管
限制时钟闯
AD9681
到约0.8V的峰 - 峰值
差。
这既可以防止时钟的大电压摆幅
从通过馈送到的其它部分
AD9681
而
保持信号的关键是快速的上升和下降时间
实现低抖动性能。然而，二极管电容
tance进场频率500MHz以上。照顾自己
在选择适当的信号限幅二极管。
微型电路
ADT1-1WT ， 1： 1 Z
时钟
输入
0.1F
50
100
0.1F
0.1F
肖特基
二极管：
HSMS2822
XFMR
0.1F
CLK +
V
REF
误差（ ％ ）
–2.0
–2.5
–3.0
–3.5
–4.0
–4.5
0
0.5
1.0
1.5
2.0
2.5
3.0
11537-061
–5.0
负载电流（mA ）
图40. V
REF
误差与负载电流
外部基准
使用外部基准可能是必要的，以加强
该ADC或增益精度提高热漂移字符
开创性意义。图41显示了典型的漂移特性
在1.0 V模式内部参考。
4
2
V
REF
错误（毫伏）
0
–2
–4
ADC
CLK “
11537-064
–6
–15
10
35
60
85
11537-062
–8
–40
温度（℃）
图42.变压器耦合差分时钟（高达200 MHz ）
图41.典型的V
REF
漂移
不要将SENSE引脚悬空。
图43.巴伦耦合差分时钟（高达1 GHz ）
版本A |第21页40
11537-065
当SENSE引脚连接到AVDD ，内部参考
禁用，允许使用外部基准电压。内部
基准电压缓冲等效为外部参考
7.5 kΩ的负载（见图34） 。内部缓冲器产生
为ADC内核正面和负面的全面参考。 There-
前，限制了外部基准到最大1.0V。
0.1F
时钟
输入
50
0.1F
0.1F
CLK +
0.1F
肖特基
二极管：
HSMS2822
ADC
CLK “
